2024-03-28T17:27:40Z
https://nagoya.repo.nii.ac.jp/oai
oai:nagoya.repo.nii.ac.jp:00010859
2023-01-16T03:56:51Z
312:313:314
複合算術演算の減算シフト型ハードウェアアルゴリズムの設計支援
Design Support of Digit-Recurrence Algorithms for Arithmetic Circuits
熊澤, 文雄
高木, 直史
open access
Copyright 2008 IEICE
算術演算回路
ハードウェアアルゴリズム
アルゴリズム合成
VLSI
信号処理やグラフィックスなどで,より高い算術演算性能を実現するためには,頻繁に出現する複合算術演算のための専用回路を開発することが有効な手段の一つであると考えられる.複合算術演算の専用回路を搭載するかどうかを決定するためには,専用回路の基礎となる減算シフト型のハードウェアアルゴリズムを設計し,その回路の面積や遅延などを見積もる必要がある.本論文では,複合算術演算の減算シフト型ハードウェアアルゴリズムの設計において多大な労力を要する桁選択関数の設計について,最適な桁選択関数を求める体系化した方法を提案する.この手法の適用により,種々の実用的な桁選択関数を設計することができ,特に,平方根の逆数計算のアルゴリズムについて,従来提案されているものよりもよい桁選択関数を求めることができた.
電子情報通信学会
2008-11-01
jpn
journal article
VoR
http://hdl.handle.net/2237/12705
https://nagoya.repo.nii.ac.jp/records/10859
http://www.ieice.org/jpn/trans_online/index.html
0913-5707
電子情報通信学会論文誌
J91-A
11
1026
1035
https://nagoya.repo.nii.ac.jp/record/10859/files/j91-a_11_1026.pdf
application/pdf
208.5 kB
2018-02-20