2024-03-29T11:32:40Z
https://nagoya.repo.nii.ac.jp/oai
oai:nagoya.repo.nii.ac.jp:00010839
2023-01-16T03:56:46Z
312:313:314
Reduced Area Multipliers Based on Karatsuba Algorithm
Karatsubaアルゴリズムに基づく小面積乗算器
川島, 裕崇
32574
柴岡, 雅之
32575
高木, 直史
32576
高木, 一義
32577
小面積乗算器
Karatsubaアルゴリズム
配線層
Karatsubaアルゴリズムに基づく小面積乗算器を提案する.Karatsubaアルゴリズムはソフトウェアで多倍長乗算を効率良く行うアルゴリズムである.Karatsubaアルゴリズムを並列乗算器に適用した場合,必要な論理素子数は少ないが,配線が複雑になる.そのため,従来はKaratsubaアルゴリズムは並列乗算器には向かないと考えられてきた.VLSIにおいて使用できる配線層数が増加しており,配線が回路面積に及ぼす影響が小さくなっている.そのため,必要な論理素子数が少なくなる構成法を選択することで,小面積の回路を構成できると考えられる.Karatsubaアルゴリズムに基づく並列乗算器を設計したところ,配列型乗算器よりも小面積であった.更に,内部の計算順序を変更することによって必要な論理素子数を削減し,けた上げ伝搬加算器を削減することによって高速化した.これらの手法を適用することにより,回路面積,遅延時間の両方で改善が見られた.
journal article
電子情報通信学会
2008-08-01
application/pdf
電子情報通信学会論文誌
7
J91-A
707
715
http://hdl.handle.net/2237/12684
http://www.ieice.org/jpn/trans_online/index.html
0913-5707
https://nagoya.repo.nii.ac.jp/record/10839/files/j91-a_7_707.pdf
jpn
http://www.ieice.org/jpn/trans_online/index.html
Copyright 2008 IEICE