

ΔΣ 変調に基づくパルスニューラルネットワークによる BP 学習の 実現とそのハードウェア実装

奥田 忠義[†] 道木 慎二^{††} 石田 宗秋[†]

Realization of Back Propagation Learning for Pulsed Neural Networks Based on Delta-Sigma Modulation and Its Hardware Implementation

Tadayoshi OKUDA[†], Shinji DOKI^{††}, and Muneaki ISHIDA[†]

あらまし ニューラルネットワーク本来の並列処理をいかした高速処理を実現するためには、個々のニューロン をハードウェアに実装し並列動作させることが肝要である.ニューラルネットワークのハードウェア実現手段とし て、筆者らもこれまでに実装に適した " $\Delta\Sigma$ 変調に基づくパルスニューラルネットワーク(以下,DSM-PNN)" を提案してきた.DSM-PNN はニューロン間の信号伝達が1本で済み、かつパルス生成法が $\Delta\Sigma$ 変調に基づく ため、小規模で高精度な信号処理が可能である.これまでに、線形ニューロンを用いた学習に対しての有効性が 確認されている.本論文では、ニューロンの非線形演算を伴う BP 学習を実現する DSM-PNN について検討を 行う.非線形な活性化関数については、 $\Delta\Sigma$ 変調に基づき構成する手法を提案する.更に、提案する活性化関数 を用いて DSM-PNN をハードウェア上に構成し、BP 学習を実現することで有効性を示す.

キーワード $\Delta\Sigma$ 変調 , パルスニューラルネットワーク , ハードウェア実装 , BP 学習

1. まえがき

近年のノイマン型計算機の発展は、大容量の情報を より高速に扱うことを可能としてきた.しかし、我々 の日常生活に頻繁に表れる文字や人の顔の認識といっ た処理においては、いまだ人間の能力には大きく及ば ない.ニューラルネットワークは、人の情報処理装置 である脳のもつ日常的情報処理能力の高さに着目し、 工学的見地から脳の動作を数式モデルとして実現した ものであり、認識、制御、予測などをはじめ幅広く応 用されている.しかしながら、ニューラルネットワー クの実装形態を見ると多くはソフトウェア上での直列 演算により実装されるのが通例である.ニューロンの 計算を逐次処理によって行うこの方法では、大規模な ニューラルネットワークを実現しようとすると、演算 時間は規模に応じて増大してしまう.人間の脳には数

† 三重大学 , 津市

Mie University, 1515 Kamihama-cho, Tsu-shi, 514–8507 Japan

^{††} 名古屋大学,名古屋市 Nagoya University, Furo-cho, Nagoya-shi, 464-8603 Japan 百億個のニューロンが存在するといわれ,それらが非 同期かつ並列に動作することにより高速な情報処理を 実現している.このような脳の並列性に起因する高速 処理を実現するためには,ニューラルネットワークを ハードウェア上に実装し並列演算することが望まれて おり,これまでに様々なニューラルネットワークモデ ルが提案されている[1]~[4].

大別すると電圧電流の振幅波形を用いて情報を伝送 するアナログ方式と情報を何らかの形でディジタル化 した上で扱うディジタル方式に大別することができる が,近年の FPGA などの書換え可能なデバイスの性 能の向上やハードウェア記述言語等の環境ツールの整 備により,低コストでかつ短期間でディジタル回路設 計を行うことが可能になっており,このような半導体 技術の恩恵を受けるためにはディジタル回路での実装 が望ましいと我々は考えている.ディジタル回路によ るプロセッサエレメント(PE)を複数用意し,並列 に動作させる.ここで注意しなければならないのは, ハードウェア実装においては,ソフトウェア実装と異 なり,利用可能なデバイスの面積に制限が存在し,PE 間の相互結合のために物理的な領域(配線領域)を消 費するということである.そして PE 間を結ぶディジ タル信号の配線領域は,ネットワークの規模の増加に 伴い,PE の領域に比して著しく増大し,集積度の限 界を生じることが予想される.バスを用意し,時分割 により信号伝送を行うことにより,配線領域を削減す る方式[5]も提案されているが,引換えに真の並列動 作を失う.

これらの問題を解決する手段として,生物のパル スによる信号処理を模倣し,ニューロン間の信号結線 を1本としたパルスニューロンモデルがある.パルス ニューロンモデルでは,ニューロン間の信号結線が1 本となるため,ハードウェア実装した際,配線領域や 回路規模の削減が期待できる.アナログ回路方式の場 合,ニューロンが扱う信号(情報)をそのまま信号線 上のアナログ電圧・電流振幅とすればよいわけである が,本論文のようにディジタル回路方式を選択する場 合,信号(情報)を,1本の信号線上の1ビットのディ ジタル値(H,Lの2値)により,どのような形で伝 えるかにより,様々な手法(パルス密度変調:PWM, パルス周波数変調:PFM,パルス位相変調:PPM,パ ルス密度変調:PDM,パルス符号変調:PCM等)が 提案されている[1],[6].

筆者らはパルスニューロンモデルにおいて,その パルスの生成法や演算を $\Delta\Sigma$ 変調に基づき処理する " $\Delta\Sigma$ 変調に基づくパルスニューラルネットワーク(以 下,DSM-PNN)"を提案してきた[7]. $\Delta\Sigma$ 変調は高 精度なパルス密度信号へ変換するディジタル信号処理 技術であり,ニューラルネットワークを信号処理的な 観点から解析,設計することができる.

これまでに,GHA (Generalized Hebbian Algorithm)学習則[8]をもつ DSM-PNN が FPGA 上に 実装し評価されている[9].GHA 学習則は,Hebb 則 における重みの発散という問題点を回避するために制 約項を導入した Oja 則の多次元拡張版であり,主成分 分析 (PCA)をニューラルネットワークの学習という 形で行うものであり,四則演算のみで実現することが 可能である.この結果から,DSM-PNN が精度良く四 則演算を行うことが確認されている.

本論文では,階層型ニューラルネットワークの代表 的学習則である BP 学習を実現するための DSM-PNN について検討を行う.BP 学習は,その適用範囲の広 さや応用事例の多さからハードウェア実装の有用性は 大きくこれまでにも様々な実現方法 [10]~[12] が提案 されてきた.BP 学習では,活性化関数やその導関数 といった非線形処理を行う演算器が必要となるため, 非線形演算器の実装は,ハードウェア実装のポイント の一つである.

ディジタル方式のパルスニューロンにおいては,一 般的に積を AND, 和を OR とみなしたり,活性化関 数をパルスの飽和特性で代用する[13]~[16] などの方 法がとられてきた.また,学習回路においては,学習 アルゴリズムの見直し,活性化関数の導関数の近似な どの方法が検討されてきた[10]~[12].

DSM-PNN においても,これまで活性化関数やそ の導関数は,活性化関数や導関数の近似といった方法 によって対処してきた [17] が,他方式同様,近似によ る演算精度の低下から生じる学習性能の低下は避けら れなかった.

本論文では,精度,回路規模の面から,活性化関数 とその導関数を ΔΣ 変調に基づき構成する手法を提 案する.更に,提案する活性化関数を用いて BP 学習 を行う DSM-PNN を構成し,ハードウェア実装を行 いその有効性を示す.

以下,2.では,文献[9]で提案している DSM-PNN の定義,そこで用いられる信号表現とその特徴を紹介 し,その基本的演算器について触れる.3.では BP 学 習を可能とする活性化関数とその導関数の実現方法を 提案する.4.ではそれを用いた BP 学習則の実装方 法,5.では実験により有効性を確認する.6.はまと めである.

2. ΔΣ 変調器と1 ビットパルス信号

本論文で扱うディジタル方式のパルスニューラル ネットワークにおいては,情報伝送に $\Delta\Sigma$ 変調された ディジタル信号のパルス列を用いる.本論文では $\Delta\Sigma$ 変調により変換された 1 ビットのパルス密度信号を単 に "1 ビットパルス信号" と呼ぶ.本章では,提案に先 立ち,文献 [9] に従い, $\Delta\Sigma$ 変調器,及び 1 ビットパ ルス信号についての特徴と定義を行い,1 ビットパル ス信号の演算事例を示す.

2.1 ΔΣ 変調器と1 ビットパルス信号の特徴

△∑ 変調は,マルチビットやアナログ信号で表され ている入力信号を精度良く1ビットのパルス密度信 号に変換する符号化手法の一つである.△∑ 変調は, 構造が簡単でかつ大部分がディジタル回路で構成され る点や,原理的に動作速度が直接変換精度(量子化誤 差,折返し雑音)を左右する点において,現在の LSI 向きであるといえる.更に変調された1ビットパルス 信号は低域フィルタ(LPF)を通すのみで容易にもと の波形に復調することができる. $\Delta\Sigma$ 変調のような1 ビット方式の信号処理技術は,近年のLSIの高速化の 恩恵を受けて注目されている技術であり,既にA-D, D-A 変換の手法として,また音響などのD級アンプ として実用化されている[19]~[21].

△∑ 変調の最大の特徴は,符号化に伴い必ず生じる 量子化誤差が高周波領域側に偏って発生し低周波領域 の量子化誤差が減少することにある. △∑ 変調特有の この性質は,ノイズシェーピングと呼ばれ入力信号帯 域(低周波数帯域)では精度の良い演算が可能となる.

図 1 (a) に振幅 1.0,周波数 5 kHz の正弦波をサンプ リング周波数 $f_s = 1024$ kHz で $\Delta\Sigma$ 変調した際の出力 信号のパワースペクトルを示す.同図 (b) には,パル スニューロンモデルにおけるパルス生成法の一つであ り,乱数を用いて確率的にパルスを発生させる変調方 式である Random Pulse Width Modulation (以下, RPWM)[10],[13],[14] により変調した出力信号のパ









ワースペクトルを示す.

図 1 より, RPWM の場合には 0 ~ $f_s/2$ の周波 数帯域に均等に量子化誤差成分が分布するのに対し, $\Delta\Sigma$ 変調はノイズシェーピングにより量子化誤差を高 周波領域側に形成していることが分かる.

また,入力信号の周波数を f とすると,一次の △∑ 変調器の SN 比は次式で表現されることが知られてい る [21].

$$SNR = 10 \log_{10} \left\{ \frac{9}{16\pi^2} (f_s/f)^3 \right\}$$
(1)

マルチビット信号では,演算精度を向上するためには ビット数を増やさなければならず,それに伴いビット 幅など回路を変更する必要がある.一方1ビットパル ス信号の場合は,式(1)よりサンプリング周波数を上 昇させることのみで精度を向上させることができる.

2.2 ΔΣ 変調器の動作原理

図 2 に一次の $\Delta\Sigma$ 変調器の構成を示す.積分器,比 較器,加算器といった比較的簡単な回路構成により実 現できる.本論文では出力が-1,1となるバイポー ラ方式の $\Delta\Sigma$ 変調器を用いる.なお,実際のハード ウェア上では,2値ディジタル回路における H レベル で1,L レベルで-1を表現することなる.この回路 の動作は式(2),式(3)で表される.

$$w(n) = \frac{z^{-1}}{1 - z^{-1}} \{ x(n) - \tau y(n) \}$$
(2)

$$y(n) = \begin{cases} 1 & (w(n) \ge 0) \\ -1 & (w(n) < 0) \end{cases}$$
(3)

式 (2) において, w(n) は入力信号 x(n) と出力信号 y(n) との差の積分, すなわち積分された量子化誤差 であることを意味する.なお τ はフィードバック・ゲ インで正の定数である.式 (3) において, y(n) は出力 信号であり1, または -1 のいずれかの値をとる.常



論文 / △∑ 変調に基づくパルスニューラルネットワークによる BP 学習の実現とそのハードウェア実装



Fig. 3 Weight multiplier.

に誤差が0となる方向にフィードバックが働くことに より,結果的に量子化誤差の期待値は0となり,ΔΣ 変調の出力パルス列は入力信号と等しく出力される.

2.3 1ビットパルス信号の演算

本節では,ニューラルネットワークを △∑ 変調され た1ビットパルス信号によって統一的な信号処理を実 現するために必要な演算器を示す.ここでは,ニュー ロンの積和演算,1ビット信号の乗算について説明す るが,詳細は文献[9]を参考にされたい.

2.3.1 重み乗算器の構成

ニューロンの入力信号とシナプス荷重値との乗算や, 1 ビットパルス信号とマルチビット信号の乗算は,図3 に示す $\Delta\Sigma$ 変調に基づく重み乗算器により実現する. 図3より重み乗算器は, $\Delta\Sigma$ 変調器,補数回路及びセ レクタから構成される.1 ビットパルス信号 x はセレ クタの制御信号に入力され,xの値1,-1 によって 重み係数をW,-W に切り換えることにより $\Delta\Sigma$ 変 調器にはWxが入力される.そして, $\Delta\Sigma$ 変調器で 再び1ビットパルス信号に変換される.重み乗算器は $\Delta\Sigma$ 変調器内部のフィードバックゲイン τ と入力 Wによって1ビットパルス信号を式(4)のように W/τ 倍にすることができる.

$$y = \frac{W}{\tau}x\tag{4}$$

2.3.2 多入力加算器の構成

1ビット信号同士の加算やシナプス荷重値により重 み付けされたニューロンの入力信号の多次元加算に際 しては,図4に示す多入力加算器を用いる.入力さ れる1ビットパルス信号はn入力加算部で一時的に $\log_2 n$ ビットのマルチビット信号として扱われるが, $\Delta\Sigma$ 変調器に入力することにより1ビットパルス信号 に再び戻される.加算をOR などの論理素子で実現す





る方法も提案されている[10]が、パルスが疎、若しく は入力次元数が少ない場合でなければ、加算として近 似することができない[13]、[14]. ΔΣ 変調に基づく多 入力加算器では、入力次元数を増加させた場合でも誤 差を生じず精度良く演算を行うことができる。

2.3.3 1ビット乗算器の構成

1 ビットパルス信号同士の乗算を実現する手法の一 つに,ANDやXNORなどの論理回路の演算で実装す るモデルが提案されている[10].しかし,入力信号の パルスパターンによって演算結果がばらつき,精度の 良い演算を行うことができない.本論文では,1ビッ トパルス信号同士の乗算を図5に示す乗算器により実 現する. x_1 側から入力される信号をIIR型LPFによ り τ_1 倍のマルチビット信号 τ_1x_1 に変換し,図3重 み乗算器に重みWとして入力する.片側の信号をマ ルチビット信号に変換することで,マルチビット信号 と1ビット信号との乗算の形としてとらえることがで き,図3に示す重み乗算器により演算を行うことがで きる.ここで, IIR 型 LPF の除算 1/τ₁ は ΔΣ 変調 器を用いて構成することにより除算の際の回路規模を 小さく設計できる.もう片側の LPF は,二つの信号 の位相をそろえるために接続しているが,BP 学習回 路の構成により省略することも可能である.また同時 にタップ数が2 である移動平均フィルタを用いている が,オフセット誤差の原因となるナイキスト周波数成 分の量子化誤差を低減するために挿入している.

3. ΔΣ 変調による活性化関数の実現

ニューロンの活性化関数には,2値をとるしきい値 関数やシグモイド関数等様々な関数が用いられる.BP 学習においては、活性化関数として特にシグモイド関 数が一般的に使用されるが,これはシグモイド関数が 微分可能な連続関数であるためである.しかしハード ウェア実装を考えた場合,シグモイド関数を直接ハー ドウェア上に実装するためには,指数演算や乗除算を 行うための演算器が必要となる,指数演算や乗除算な どの演算器は一般に回路規模が大きくなり,活性化関 数はハードウェア実装における問題点の一つとされて いる.このため,関数の入出力に対応するテーブルを ハードウェア上に実装する手法などが用いられる[18]. テーブル演算により実現する場合,多くのメモリ領域 を必要としそのビット幅 N に応じてメモリ領域が 2^N のオーダで増加する.また,△∑ 変調という統一した 信号処理形態でニューラルネットワークを実現すると いう観点からは,テーブル演算は望ましくない.

本論文では,回路規模が増加に伴い発生する実装上 の問題である論理ゲートの配置,配線の難しさ,信号 遅延の影響等を軽減するためには,極力,同様の回路 が規則正しくレイアウトすることが望ましいと考え, ΔΣ 変調器という統一した信号処理形態でのニューラ ルネットワークを目指す.そこで,本章では,ΔΣ 変 調に基づき構成される可微分な活性化関数回路,及び BP 学習を実現する上で必要な導関数回路を提案する.

3.1 活性化関数の構成

図 6 に提案する活性化関数の構成を示す.図 6 よ リ,活性化関数回路は $\Delta\Sigma$ 変調器にセレクタ,論理 素子 XOR を追加するのみで構成される.このため, テーブル等を用いて実現する場合に比べ,小規模実装 が可能である. $\Delta\Sigma$ 変調器への入力信号はセレクタに より制御する.活性化関数回路への入力信号の符号と, $\Delta\Sigma$ 変調器の内部レジスタの符号が同じであれば $\Delta\Sigma$ 変調器には 0 が入力され,そうでなければ入力信号は



Fig. 7 Derivation of proposed active function.

そのまま △∑ 変調器に入力される.このようにして
 △∑ 変調器に外部回路を付加することにより,式(5)
 (図 8)の入出力関係を得ることができる.

$$f(x) = \frac{x}{2\tau + |x|}\tag{5}$$

以下では,その回路構成(図6)の導出過程を示す.

通常の $\Delta\Sigma$ 変調器では,その入出力関係はフィー ドバックゲイン τ を利用し, $y = f(x) = x/\tau$ とな る.そこで,図 7 のように入力信号 x の振幅に対応 して可変となるゲイン |x| のフィードバックループを 追加することにより,式(5)の関係を得ることができ, 図 8 に示すような特性が実現できる.この回路動作を 式で記述すると式(6),式(7)及び式(8)で表現され る.u(n)は $\Delta\Sigma$ 変調器への入力信号,w(n)は内部 レジスタの出力信号,y(n)は出力信号である.

$$u(n) = x(n) - |x(n)|y(n)$$
 (6)

$$w(n) = \frac{z^{-1}}{1 - z^{-1}} \{ u(n) - 2\tau y(n) \}$$
(7)

$$y(n) = \begin{cases} 1 & (w(n) \ge 0) \\ -1 & (w(n) < 0) \end{cases}$$
(8)



図 8 ΔΣ 変調に基づく活性化関数と導関数の入出力特性

Fig. 8 Input-output characteristics of proposed active function and derived function.

表 1 x - |x|yの演算結果 Table 1 Result of x - |x|y.

| x | y | x - x y |
|------|----|----------|
| Pos. | 1 | 0 |
| Pos. | -1 | 2x |
| Neg. | 1 | 2x |
| Neg. | -1 | 0 |

しかし,図7より,活性化関数回路は △∑ 変調器 以外に,加算器,絶対値演算回路,重み乗算器が必要 となり,単純にこのまま実装すると回路構成が大きく なる.そこで,以下のような回路変形を行う.

ここで,u(n),x(n)等は1ビット信号ではなくマ ルチビット信号で取り扱われることと,式(6)におけ るx(n) - |x(n)|y(n)の演算に着目すると,表1より $\Delta\Sigma$ 変調器への入力信号uは0または2xの2通り となることが分かる.

このため,u(n) は入力x(n),出力y(n)との XNOR を求め,0,2x をセレクタで制御することで実現できる.更に $\Delta\Sigma$ 変調器の出力信号y(n) は内部レジスタ の符号ビットを反転させたものであるため,クリティ カルパスを考慮すると,出力信号y(n) の代わりに内 部レジスタw(n)の符号ビットを用いる方が適切である.よって,x(n) - |x(n)|y(n) は入力信号の符号とレジスタの符号ビットとの XOR によりセレクタを制御 することによって実現でき,また τ とxの係数は導 出過程で相殺されるため,最終的に図 6 の回路構成が 導かれる.

3.2 活性化関数の導関数の構成

BP 学習においては,逆伝搬処理に必要となる活性 化関数の導関数についても検討が必要である.活性化 関数の導関数は,式(5)を微分することで次式で与え



Multi-bit 👄 1 bit

図 9 導関数回路の構成







られる.

$$f(x)' = \frac{2\tau}{(2\tau + |x|)^2} = \left(\frac{2\tau}{2\tau + |x|}\right)^2 \cdot \frac{1}{2\tau}$$

式 (9) に従い, 導関数を実現する回路を構成すると 図 9 となり, その特性は図 8 となる. 図 9 に示すよう に, 導関数回路は二つの演算器から構成される. 各々 の演算器は, $\frac{2\tau}{2\tau+|x|}$ の演算を行う演算器と, 2 乗演算 を行う演算器から構成される. $\frac{2\tau}{2\tau+|x|}$ の演算は, 図 10 のように構成される. これは図 6 に示す $\Delta\Sigma$ 変調に基 づく活性化関数回路において, セレクタからの出力信 号を図 10 に示すように変更することで実現可能であ る.また 2 乗を行う演算は, 図 11 に示すように図 5 に示す乗算器を 1 入力で実現した 2 乗演算器により実 現する.

(9)

4. DSM-PNN による BP 学習の実現

4.1 ニューロンの構成

図 12 に本論文で使用するニューロンの構成を示す. ニューロンにより実行される演算は次式のように表される.

$$h_{jp} = \sum_{k=1}^{n} w_{kj} g_{kp} \tag{10}$$

 $g_{jp} = f(h_{jp}) \tag{11}$

$$g'_{jp} = f'(h_{jp})$$
 (12)

 h_{jp} はパターン p に対するニューロン j の内部電位 , g_{jp} はパターン p に対するニューロン j の出力であ る.また , $f(\cdot)$ は提案する活性化関数 , f'(x) はその 導関数である .

ニューロンの積和演算は、それぞれ図 3 及び図 4 に示す重み乗算器、多入力加算器により実現される. 図 6 に示す活性化関数回路では、絶対値演算を行う必 要がありその際に符号情報を必要とする.しかし、1 ビットで表現されたパルス信号中の1、-1 からはも との信号の符号情報をそのまま読みとることができな い.そこで、加算された1ビットパルス信号から符号 情報を得るため、図 5 の1ビット乗算器でも用いた IIR型 LPF を挿入することで、セルボディの内部に て一時的にマルチビット信号へと信号変換を行う.そ の後 $\Delta\Sigma$ 変調に基づく活性化関数により演算し次の ニューロンに出力される.

また,ハードウェア実装する際の信号処理の都合上 導関数回路をセルボディ内に実装し,セルボディから は活性化関数の出力及びその導関数の出力が得られる ようにニューロンの拡張を行った.



本論文で使用する BP 学習法は,次式で表される最 急降下法に基づき重み更新を行う.

$$w_{ij}' = w_{ij} - \rho \cdot \Delta w_{ij} = w_{ij} - \rho \cdot \varepsilon_{jp} \cdot g_{ip} \quad (13)$$

$$\varepsilon_{jp} = \begin{cases} g_{jp} - b_{jp}) \cdot f'(h_{jp}) \\ (\Box \neg \neg \neg) j \, \text{が出力層}) \\ \left(\sum_{k} \varepsilon_{kp} w_{jk} \right) \cdot f'(h_{jp}) \\ (\Box \neg \neg \neg) j \, \text{が中間層}) \end{cases}$$

$$(14)$$

 ρ は学習係数, b_{jp} はパターン pに対する教師信号, $f'(\cdot)$ は提案する導関数である.

図 13 に式 (13),式 (14) により構成される BP 学 習回路を組み込んだネットワークの構成を示す.図 13 は出力層における学習回路の構成である.式 (14)の 乗算は,図 5 に示した ΔΣ 変調に基づく 1 ビット乗







図 12 △∑ 変調に基づくパルスニューロンモデルの構成 Fig. 12 Neuron model based on delta-sigma modulation.



算器により行う.また,学習係数の変更は図 13 中の Δw_{ij} を求める 1 ビット乗算器内部の $\Delta \Sigma$ 変調器の フィードバックゲイン τ_2 を変更することにより設定 することができる.また,重み更新回路の構成を図 14 に示す.重み更新回路はレジスタで構成されており, 式 (13) に従い重み更新量 Δw_{ij} を表す 1 ビットパル ス信号が 1 の場合,レジスタの値を 1 加算,-1 の場 合,レジスタの値から 1 減算を繰り返す.

5. 実機実験

5.1 実験概要

提案した BP 学習を行う DSM-PNN によって, FPGA 上にハードウェア実装し実験を行う.DSM-PNN は Verilog-HDL を用いてハードウェアの記述を 行う.実験システムの構成を図 15 に示す.実験シス テムには, ALTERA 社の 20 万ゲート相当の FPGA (APEX20KE EP20K200EFC484-2)を搭載した Exculibur ボードを使用する. FPGA 上には同社が提供 するソフト CPU コア (Nios CPU Core 2.2), BP 学習を行うための DSM-PNN, 1 ビットパルス信号 変換用の $\Delta\Sigma$ 変調器を実装する . CPU コアからは, DSM-PNN の重みの初期値の設定,学習データの提 示,学習ON/OFF 及びリセットなどの制御信号の入 力を行う.学習用データは CPU コアより出力される 12 ビットの信号を $\Delta \Sigma$ 変調器により 1 ビットパルス 信号に変換し, DSM-PNN に入力する. DSM-PNN と CPU は FPGA の外部からの 33 MHz のクロック により動作する.また, DSM-PNN に入力される学習 データ, 及び DSM-PNN の出力信号は, 外部に設置 した遮断周波数 20 kHz の RC 型の一次遅れ LPF を 通して復調し,オシロスコープにより観測する.



図 15 実験システムの構成 Fig.15 Experimental system.

ニューラルネットワークの構成は3層の階層型とし, それぞれニューロン数は入力層2,中間層3,出力層 1とする.

また,回路設計に際して,BP 学習を正しく行うた めに,各回路の演算精度に注意を払う必要がある.こ れを決定する各回路内部のビット幅の設定については, 様々な検討結果が報告されている[22]が,本論文では, あらかじめ次節で述べる実験にあわせた予備実験の結 果から,ニューロンのシナプスの重み乗算器は12ビッ ト,乗算器,活性化関数の内部のビット幅は8ビット と,回路規模が最小となるように設計した.

なお,これらのビット幅は,提案するシステムが HDLを使用した FPGA 実装であることに加え,すべ ての信号処理を同一の ΔΣ 変調器を基本に構成して いるため,学習対象の要求する演算精度に合わせて, 適宜容易に設計変更が可能である.

学習データは図 16 (a), (b) に示す三次元曲面を横 軸 x₁,及び奥行軸 x₂ を入力信号,縦軸を教師信号 y_t とする.具体的には,入力信号 x₁, x₂ として異なる



x₁ (b) Learning pattern 2 図 16 学習データ Fig. 16 Learning pattern of DSM-PNN.

-0.5

0.5

 $x_2 - 0.4$



Peural Network Output Teaching Signal Teaching Signal Tipput Signal 2

 $[500 \,\mu\text{s}/\text{div}, 0.5 \,\text{V}/\text{div}]$



 $[500 \,\mu\text{s}/\text{div}, 0.5 \,\text{V}/\text{div}]$

- 図 17 DSM-PNN の出力信号と学習データ(上より DSM-PNN の出力信号 y_o,教師信号 y_t,入力 信号 x₁,x₂)
- Fig. 17 Output signal of DSM-PNN and learning pattern.

周期の三角波の時系列信号を設定し,図 16 において 点 (x_1, x_2) の時系列に対する曲面の高さ yの時系列 データを教師信号とする.図 17 中の下 3 段の時系列 データがここで得られる学習データである.重み係数 の初期値をランダムに与え,時系列データを 1000 サ イクル学習を行う.

5.2 実験結果

図 17 (a), (b) に学習後の DSM-PNN の出力波形 を示す.上より,ニューラルネットワークの出力信号 *y*_o,教師信号 *y*_t,入力信号 *x*₁,*x*₂ である.図 17 よ り,DSM-PNN の出力信号は教師信号と一致し学習が 成功していることが分かる.

表 2 DSM-PNN の回路規模と CPUS 値 Table 2 Circuit scale and CUPS.

| | DSM-PNN | | ソフトウェア |
|-----------|-----------|----------------------|----------------------|
| 形状 | 回路規模 [LC] | CUPS $[1/s]$ | CUPS [1/s] |
| 2 - 2 - 1 | 1246 | 763×10^{6} | 2.27×10^{6} |
| 2 - 3 - 1 | 1696 | 1102×10^{6} | 2.45×10^{6} |
| 2 - 4 - 1 | 2225 | 1261×10^6 | 2.49×10^{6} |
| 2 - 8 - 1 | 4191 | 2105×10^6 | 2.69×10^{6} |

表 2 に,中間層数を変化させることによりネット ワークの形状を変更した場合の BP 学習回路も含め た回路規模(1LC 当り約 25 gate)及び,単位時間当 リに更新可能なシナプス荷重数 CUPS (Connections Update Per Second)値を示す.同表には,演算精度 を同等に設定したマルチビット構成でソフトウェア実 装されたニューラルネットワークにおける CUPS 値 も参考に掲載している.なお,ソフトウェア処理には CPU: Celeron 2 GHz, MEM: 512 MB の PC 上に て実行した.

表2より,ニューロン数が一つ増えるに従い,回路 規模は約500LCずつ上昇していることが分かる.マ ルチビットでハードウェア実装されたニューラルネッ トワークにおいては,マルチビットの結合配線によっ て,ニューロン数が増えるに従い配線領域増大すると されている.しかし,DSM-PNNにおいてはニュー ロン間の結合はすべて1ビットで接続するため,全体 での結線数も少なくすることができ,結果的にニュー ロン数の増加に伴って線形的に上昇していることが分 かる.

また, 文献 [1], [4] によれば, ディジタル方式のニュー ラルネットワーク専用 LSI の CUPS 値は, およそ数 G 程度とされている.今回の実装では, CUPS 値は, 2-2-1 のネットワークで約 0.8 G, 2-8-1 のネットワー クで約 2 G であり,上記文献出版時の LSI 技術では主 なマイクロプロセッサが 100 MHz 程度のクロック周 波数で動作していたこと,本方式が FPGA 実装であ リクロック周波数が 85 MHz にとどまることを考慮す ると,動作速度について提案手法の可能性を示すもの であるといえる.

一方で,同様に FPGA 上に BP 学習を行うニュー ラルネットワークを実装した事例[12] と比較すると, CUPS 値で約7万倍と大きく上回っている反面,回路 規模は約2.5倍に達している.演算精度の設定,使用 した FPGA の世代や種類,また論理合成ツール等の 条件が異なるため,単純な比較は困難であるが,提案 手法は 4. で述べたように △∑ 変調器による統一した 信号処理形態にこだわった結果として,動作速度と引 換えに回路規模の増加を招いている可能性があり,今 後の検討課題である.

今回は FPGA 上への実装であり, 速度・回路規模の 絶対値的な数値は専用 LSI に比べ劣らざるを得ない. しかし,上記の結果は,研究室レベルで容易に実装な ニューラルネットワークハードウェアとしての有用性, 更に,将来の LSI 化による性能向上の可能性が期待で きるものであると考える.

6. む す び

本論文では, BP 学習を実現するための DSM-PNN の実現手法の検討を行った.BP 学習に必要であった ニューロンの活性化関数を $\Delta\Sigma$ 変調により実現する 手法を提案した.活性化関数も含めニューラルネット ワークすべてを $\Delta\Sigma$ 変調に基づき構成することで全 体を統一したパルス信号処理形態での信号処理が実現 可能である.また, BP 学習を行う DSM-PNN をハー ドウェアに実装し,動作速度,回路規模の点から評価 を行い,提案手法の有効性を示した.

献

文

- [1] 岩田 穆,雨宮好仁,ニューラルネットワークLSI,電子 情報通信学会,1995.
- [2] 塚田 稔,島 健,ニューラルネットワークとニューロデ バイス,森北出版,1997.
- [3] 臼井支朗,岩田 彰,ニューロンコンピューティング基礎 講座 No.4 競合学習型ニューラルネットワーク,工学研究 社,1993.
- [4] B.J. Sheu and J. Choi, Neural Information Processing And VLSI, Kluwer Academic Publishers, 1995.
- [5] 山下博司,黒川恭一,古賀義亮,"相互結合型バイナリー ニューラルネットワークのハードウェア化",信学論(D-II), vol.J77-D-II, no.10, pp.2130-2137, Oct. 1994.
- [6] A.F. Murray and D.D. Corso, "Pulse-stream VLSI neural networks mixing analog and digital techniques," IEEE Trans. Neural Netw., vol.2, no.2, pp.193–204, March 1991.
- [7] 村橋善光,道木慎二,大熊 繁,"ΔΣ 変調に基づくパル スニューラルネットワークとその GHA 学習則,"電学論 (C), vol.122-C, no.10, pp.1821–1829, 2002.
- [8] T.D. Sanger, "Optimal unsupervised learning in a single-layer linear feedforward neural network," Neural Netw., vol.2, pp.459–473, 1989.
- [9] 村橋善光,太田祐矢,道木慎二,大熊 繁, "GHA 学習則 による ΔΣ 変調に基づくパルス密度型ニューラルネット ワークの FPGA 実装",信学技報,NC2002-161, March 2002.
- [10] 江口裕俊,古田俊之,堀口浩幸,樗木杉高,"学習機能を

もつパルス密度型ニューロンモデルとそのハードウェア", 信学論(C-II), vol.J74-C-II, no.5, pp.369-376, May 1991.

- [11] 肥川宏臣, "ハードウェア化に適した学習機能付き3値多層 ニューラルネットワーク"信学論(D-II), vol.J81-D-II, no.12, pp.2811-2818, Dec. 1998.
- [12] 肥川宏臣, "パルス位置変調を用いた多層ニューラルネット ワーク",信学論(D-II), vol.J85-D-II, no.10, pp.1571– 1581, Oct. 2002.
- [13] Y. Kondo and Y. Sawada, "Functional abilities of a stocastic logic neural network," IEEE Trans. Neural Netw., vol.3, no.3, pp.434–443, 1992.
- [14] Y.-C. Kim and M.A. Shanbaltt, "Random noise effects in pulse-mode digital multilayer neural networks," IEEE Trans. Neural Netw., vol.6, no.1, pp.220-229, 1995.
- [15] 平井有三,落合辰男,安永守利, "1000 ニューロン 10 万シ ナプスで構成されたニューラルネットワークハードウェア システム",信学論(D-II), vol.J84-D-II, no.6, pp.1185– 1193, June 2001.
- [16] 西澤邦宜,平井有三,"連続時間 PCA ハードウェアの実時間動作",信学技報,NC99-110,2000.
- [17] 奥田忠義,廣瀬裕哉,道木慎二,石田宗秋,"誤差逆伝搬法 のハードウェア実装を考慮した近似シグモイド関数の検討"、 三重地区計測制御研究講演会講演論文集,B11-1-B11-2, 2002.
- [18] 安藤道則,太田則一,渡邉章弘, "高集積化をめざした簡略 型ニューロンの設計",豊田中研 R&D レビュー, vol.31, no.4, pp.13-21, 1996.
- [19] 相良岩男, AD/DA 変換回路入門, 日刊工業, 1991.
- [20] C. Marven, G. Ewers (著),山口博久(訳), ディジタ ル信号処理の基礎,丸善,1995.
- [21] 山崎芳男, "AD/DA 変換とディジタルフィルタ," 日本音響学会誌, vol.46, no.3, pp.251–257, March 1990.
- [22] 阪上茂生,香田敏行,山本浩司,丸野 進, ベ木泰治,"パ ターン認識を学習する誤差逆伝搬法に必要な演算精度の 削減",信学論(D-II), vol.J76-D-II, no.3, pp.672-679, March 1993.

(平成 16 年 3 月 16 日受付, 8 月 25 日再受付)



奥田 忠義

2002 三重大・工・電気電子卒.2004 同 大大学院工学研究科電気電子工学専攻博士 前期課程了,現在に至る.



道木 慎二 (正員)

1995 名古屋大学大学院工学研究科電子 機械工学専攻博士課程後期課程了.同年同 助手,2000 年 6 月三重大学工学部電気電 子工学科助教授,2004 名古屋大学大学院 工学研究科電子情報システム専攻助教授, 現在に至る.工博.主としてモータドライ

プシステム,パターン情報処理技術の制御への応用に関する研 究に従事.1992 IEEE・IECON 論文賞,2004 電気学会論文 賞各受賞.IEEE,計測自動制御学会各会員.



石田 宗秋

1980 名古屋大学大学院工学研究科電気 工学及び電子工学専攻博士課程後期課程了 同年同大学工学部電気工学科助手,1987 年6月三重大学工学部電気工学科助教授, 1996年10月同大学工学部電気工学科教

授,現在に至る.工博.1993及び 2001 電気学会論文賞,1999 電気学会著作賞,2002 計測自動制御学会 論文賞各受賞.IEEE,パワーエレクトロニクス研究会,計測 自動制御学会,日本機械学会各会員.