

報告番号	※ 甲 第 11059 号
------	---------------

主 論 文 の 要 旨

論文題目 ゲート絶縁膜/Ge界面の反応機構の解明と電子物性の制御に関する研究

(Studies on clarification of reaction mechanisms and control of electronic properties at gate-insulator/Ge interfaces)

氏 名 柴山 茂久

論 文 内 容 の 要 旨

近年高まる電子機器の消費電力低減や、スーパーコンピューターの更なる性能向上に向けて、集積回路の基本素子である金属-酸化膜-半導体電界効果型トランジスタ（MOSFET）の高速化・省電力化が喫緊の課題である。集積回路は、その誕生以来、素子寸法の縮小により、高性能化・高集積化が達成されてきた。しかし 2000 年頃になると、MOSFET 絶縁膜の薄膜化によるゲートリーケ電流の増大や、チャネル長の縮小によるショートチャネル効果が顕在化し、単純な微細化では、素子の性能が反って劣化するようになった。そのため現在では、新規材料や新規構造など、微細化以外の性能向上技術が必要不可欠な状況となっている。

素子の高速化には駆動電流の増大が、消費電力の低減には、待機時のリーケ電流の抑制および電源電圧の低減が重要である。ゲルマニウム (Ge) は、シリコン (Si) と比較して、電子・正孔共に有効質量が小さく、移動度が高いため、高駆動力・低消費電力 MOSFET に向けて有望な材料の一つである。さらに近年では、超低電圧動作・超低消費電力デバイスとして、ソース端 pn 接合のトンネル電流を駆動電流とするトンネル FET への期待も高まっている。トンネル FET の駆動電流の増大には、この pn 接合部により狭バンドギャップな材料を用いることが有効な技術である。Ge は Si と比較して、バンドギャップが半分程度であり、トンネル FET に向けても有望な材料と言える。

一方、適切なゲート容量およびゲート絶縁膜厚さを両立するため、高誘電率 (high-k) ゲート絶縁膜は必要不可欠である。現在要求されている SiO_2 換算膜厚 (EOT) は既に 1 nm 未満であり、既に実用化されている HfSiON (比誘電率~10) では、その要求に対応できない。従って今後の世代では、さらに高い比誘電率 40 以上の higher-k 絶縁膜に向けた HfO_2 や ZrO_2 の結晶構造制御などの技術開発が必要不可欠である。

以上の背景から、次世代の高性能 MOSFET に向けて high-k 絶縁膜/Ge 構造の開発は重要な研究課題である。ここで、Ge 上に直接 high-k ゲート絶縁膜を堆積すると、high-k 絶縁膜中への Ge の拡散が生じ、絶縁膜の誘電率低下や、界面準位密度 (D_{it}) の増大が引き起こされるため、これを防ぐ high-k 絶縁膜/Ge 界面への界面制御層の導入は必須である。2008 年に高温の熱酸化法により

作製した GeO_2/Ge 構造による低 D_{it} の実現が報告されて以来、低 EOT および低 D_{it} を両立しうる high-k 絶縁膜/ GeO_2/Ge 構造が高い注目を集めている。ただし、 Ge の酸化プロセスでは、 Ge 表面の酸化反応と、 Ge 酸化膜/ Ge 界面における $\text{Ge}-\text{O}$ 結合の熱分解反応が競合するため、両反応を適切に制御しなければ低 D_{it} は得られない。また 1 nm 未満の EOT に対応するためには、厚さ 4 nm の higher-k 絶縁膜（比誘電率 40）を堆積する場合、 GeO_2 膜厚は 0.6 nm 以下に設計しなければならず、 GeO_2 膜厚を原子層単位で制御する技術が必要不可欠である。 GeO_2 膜厚を原子層単位で制御する方法としては、プラズマ酸化法や、原子層堆積（ALD）法が有力である。

一般的に酸化法によって作製した GeO_2 膜はアモルファス構造で、化学的に不安定なため、 GeO_2 膜上に high-k 絶縁膜を堆積すると、 GeO_2 膜の分解が容易に生じ、high-k 絶縁膜中への Ge の拡散による誘電率の低下や界面特性の劣化が生じる。そこで high-k 絶縁膜/ GeO_2 界面への還元保護層の挿入が検討されている。現在、界面構造制御手法として高い着目を集めているのは、 $\text{Al}_2\text{O}_3/\text{Ge}$ 構造に対するポスト ECR プラズマ酸化法である。Zhang らは、ECR プラズマ酸化によって、 $\text{Al}_2\text{O}_3/\text{Ge}$ 界面に極薄 GeO_x 層を形成することで、 $10^{11} \text{ eV}^{-1}\text{cm}^{-2}$ 以下の低 D_{it} を実現できると報告している。しかしながら、酸化によって Al_2O_3 や GeO_2 、 Ge の間で生じる反応機構に関する理解は不十分である。また D_{it} の制御には、酸化反応と分解反応の制御が重要と考えられるが、実際に D_{it} を決定づける要因に関して、統一的な理解が得られていない。

さらに、 Ge の次を担うチャネル材料として着目されているゲルマニウムスズ ($\text{Ge}_{1-x}\text{Sn}_x$) を見据えると、 $\text{Ge}_{1-x}\text{Sn}_x$ に対する酸化は、酸化膜中への Sn 拡散を引き起こすため、酸化法では、チャネル構造の破壊や、電気的特性の劣化を引き起こす可能性が高い。従って、酸化法ではなく、 GeO_2 膜の ALD 技術を用いた界面構造制御技術が重要になると考えられる。しかし GeO_2 膜の ALD 技術に関する報告はほとんどなく、その技術確立が急務である。また、ゲートスタック構造においては ALD 成長した GeO_2 膜上に high-k 絶縁膜を直接形成する必要があるため、 GeO_2 膜自身の化学的安定性の向上も重要な課題となる。

以上の背景より、本研究では、 $\text{Al}_2\text{O}_3/\text{Ge}$ 構造に対するポスト熱酸化による反応、それに伴う界面構造の変化を詳細に調べた。また、様々な酸化プロセスを施して作製した MOS キャパシタの D_{it} を系統的に調べることで、 D_{it} を決定づける物理的要因を解明した。さらに、 GeO_2 膜の原子層堆積技術の確立と、本手法を用いた化学的に安定な GeO_2 膜の形成を目指し、その指針を示した。

第 3 章においては、 $\text{Al}_2\text{O}_3/\text{Ge}$ 構造に対するポスト熱酸化による反応、それに伴う界面構造の変化、および界面特性との相関関係について、詳細に調べた。

$\text{Al}_2\text{O}_3/\text{Ge}$ 構造に対して、窒素雰囲気熱処理を行った場合、 Al_2O_3 膜表面上に Ge 酸化物が析出し、 D_{it} が増大する。このことから、熱処理によって、 $\text{Al}_2\text{O}_3/\text{Ge}$ 界面に僅かでも Ge 酸化物が残留していれば、 Ge 酸化膜と Ge の界面において、 $\text{Ge}-\text{O}$ 結合の熱分解反応が生じると考えられる。

一方、 $\text{Al}_2\text{O}_3/\text{Ge}$ 構造に対してポスト熱酸化を施した場合、 $\text{Al}_2\text{O}_3/\text{Ge}$ 界面において、 GeO_2 ではなく、 Ge 基板表面からの Ge 原子放出にともなう AlGeO 膜の形成が生じる。また、熱酸化温度や熱酸化時間の増大にともない、ある安定組成の AlGeO 膜形成が実現されることがわかった。このことから、 AlGeO は GeO_2 よりも熱力学的に安定な相であると考えられる。さらに、ポスト熱酸化プロセスにおいて、 Ge 酸化膜/ Ge 界面において生じる $\text{Ge}-\text{O}$ 結合の熱分解反応も同時に生じる。結合の切れた Ge 原子は Al 酸化膜中に拡散し、Al 酸化膜表面まで拡散した Ge 原子が再酸化されて GeO_2 が形成されることがわかった。従って、Al 酸化膜上において GeO_2 が形成される領域では、 $\text{Ge}-\text{O}$ 結合の熱分解反応が支配的に生じると考えられ、 D_{it} の増大を招く可能性があることがわかった。

電気的特性に与える影響について、 AlGeO の形成にともない、ミッドギャップ付近の D_{it} が減少

し、安定な AlGeO 相が形成される領域では、熱酸化温度によらず D_{it} は変化しなかった。ただし、この時、Ge-O 結合の熱分解反応も同時に生じるため、酸化・分解反応の速度が等しい結果、 D_{it} が変化しないという可能性も考えられる。

第 4 章においては、酸化プロセスにおいて D_{it} を決定づける物理的要因を解明するため、様々な酸化プロセスを施した絶縁膜/Ge 界面の D_{it} を系統的に調べた結果、酸化速度とミッドギャップ付近の D_{it} に強い相関関係があることがわかった。ミッドギャップ付近に界面準位を形成する欠陥構造は、Ge のバックボンドに 2 つの Ge 原子と、1 つの O 原子が配位したダンギングボンドである可能性が高いことを考慮して、ミッドギャップ付近の D_{it} と酸化速度の関係を理解するための物理モデルを考案した。本モデルでは、欠陥密度分布の酸化時間依存、および酸化による界面位置の移動による、酸化過程における Ge 酸化膜/Ge 界面に生じる欠陥の形成および消滅を表現した。本モデルを用いてこれまでの D_{it} の実験結果を比較的よく再現できることから、酸化プロセスにおける低 D_{it} 実現のためには、欠陥形成速度の低減、および高速酸化が重要であることが結論づけられた。Ge デバイス作製プロセスにおける温度範囲が 400–600°C であり、その範囲における欠陥形成速度が 10^{-4} – 10^{-2} nm/s であることを考慮すると、0.1 nm/s 以上の高速酸化によって、 10^{11} eV⁻¹cm⁻² 以下の低 D_{it} を実現できると考えられる。

第 5 章においては、GeO₂ 膜の堆積技術である、テトラエトキシゲルマニウム (TEOG) および H₂O の交互供給法 (パルス MOCVD 法) を用いて、GeO₂ 膜の化学的安定性を向上する方法について議論した。先行研究より、熱酸化法で作製した GeO₂/Ge 界面よりも、パルス MOCVD 法を用いて作製した GeO₂/Ge 界面の方が、 D_{it} が低いことが実験的に明らかとなっている。GeO₂ 膜の化学的安定性の向上のためには、不溶性の正方晶 GeO₂ 膜の形成が重要と考えられる。堆積法によって GeO₂ 膜を形成する際の反応は加水分解反応であるため、単純に TEOG 原料が重合すれば、正方晶 GeO₂ 膜が形成される可能性は高い。パルス MOCVD 法によって作製した GeO₂ 膜は、熱酸化法で作製した GeO₂ 膜と比較して、水に対するエッチング耐性が向上することがわかった。また、結晶構造の観点からも、パルス MOCVD 法によって、化学的に安定な正方晶 GeO₂ 膜を Ge 表面上に直接形成できる可能性が示唆された。これらの結果から、パルス MOCVD 法を用いれば、堆積一貫の簡便なデバイス作製プロセスによって、高品質な high-k 絶縁膜/GeO₂/Ge ゲートスタック構造を実現できる可能性を示すことができた。