2021年度 博士論文

SiC パワーデバイスの高信頼化に向けた SiC 結晶欠陥に関する研究 Research of SiC Crystal Defect for Highly Reliable SiC Power Device

名古屋大学 工学研究科 物質プロセス工学専攻 博士後期課程 小西 くみこ (宇治原研究室)

1.	序論	5
	1.1 研究背景	5
	1.2 パワーエレクトロニクスを支えるパワーデバイス	7
	1.3 SiC パワーデバイスの現状	9
	1.4 SiC パワーデバイスの特長	10
	1.5 SiC の結晶構造と物性	$\dots 13$
	1.6 SiC パワーデバイスの課題	16
	1.7 形態欠陥と BPD に関する従来知見	20
	1.8 本研究の動機と目的	27
	1.9 本論文の構成	28
	参考文献	29
2.	結晶欠陥の影響を抑制する SiC デバイス構造	35
	2.1 緒言	$\dots 35$
	2.2 SiC SBD の物理モデル	$\dots 35$
	2.3 SiC SBD の大容量化に関する課題	36
	2.4 ショットキー接合界面における電界強度の低減方法	39
	2.5 実験方法	40
	2.6 トレンチ JBS 構造による電界低減効果	$\cdots \cdot 42$
	2.7 トレンチ JBS ダイオードの電気的特性と製造歩留向上効果	$\dots 45$
	2.8 まとめ	48
	参考文献	49
3.	プロセス起因結晶欠陥とデバイス信頼性への影響	51
	3.1 緒言	$\cdots 51$
	3.2 SiC MOSFET の製造プロセスに関する課題	$\dots 51$
	3.3 実験方法	·····53
	3.4 コンタクト抵抗と Al 注入条件の関係	$\dots 56$
	3.5 プロセス起因 BPD とその形成機構	$\cdots 58$
	3.6 プロセス起因 BPD の形成工程	61
	3.7 SiC MOSFET の通電信頼性と Al 注入条件の関係	63
	3.8 まとめ	67
	参考文献	68
4.	積層欠陥拡張のモデル化とデバイス高信頼化技術	69
	4.1 緒言	69
	4.2 エピ層中に BPD を含む SiC MOSFET に関する課題	69
	4.3 実験方法	70
	4.4 積層欠陥部の抵抗の温度依存性	$\cdots 73$
	4.5 エピ層を伝播する BPD が積層欠陥に拡張する様子	75

目 次

4.6 バイポーラ劣化特性の計算値と実験値の比較
4.7 積層欠陥拡張速度の電流・温度依存性とスクリーニング試験条件
4.8 SiC エピ品質とスクリーニング試験結果の関係とバイポーラ劣化原因82
4.9 まとめ
参考文献
5. 動作中デバイスの結晶欠陥可視化とデバイス高信頼化に向けたエピ設計87
5.1 緒言
5.2 大電流密度で発生するバイポーラ劣化に関する課題
5.3 実験方法
5.4 SiC MOSFET 内部の正孔分布
5.5 オペランドX線トポグラフィー法による動作中 SiC MOSFET の結晶欠陥可視化96
5.6 拡張した積層欠陥の起点
5.7 モデルの検証とバイポーラ劣化を抑制するエピ層の設計
5.8 まとめ
参考文献
6. 結論
6.1 本研究の結論
6.2 残されている課題
6.3 将来の展望 ······117
謝辞
本学位論文に関する研究業績リスト

1. 序論

1.1 研究背景

地球温暖化が解くべき喫緊の課題と重要視される中,世界 123 か国が 2050 年までのカーボンニュー トラル化に賛同を表明している。図 1-1 に 2050 年カーボンニュートラル化に向けた各国の動きを示す。 2020 年 9 月の国連総会で, CO₂ 排出量増加国である中国が 2060 年の脱炭素実現目標を掲げたことで, グローバルな潮流が大きく変化した。日本では,2020 年 10 月の臨時国会で菅総理から 2050 年のカーボ ンニュートラルと脱炭素社会の実現を目指すことが宣言された[1]。この潮流により,財務情報だけでは なく環境・社会・ガバナンス要素を評価した ESG(Environment, Social, Governance)投資が広がっており, 世界での市場は約 3,000 兆円に達するとされている。そのため,脱炭素化を成長の機会と捉え,国内外 で次々に戦略や投資計画の議論が重ねられており,食品業界から産業,インフラ界の広い分野において グローバル企業がカーボンニュートラル化へ賛同している。日本では,企業の気候変動への取組や影響 に関する情報を開示する枠組(TCFD: Taskforce on Climate related Financial Disclosure),企業の科学的な中 長期の目標設定を促す枠組(SBT: Science Based Targets),企業が事業活動に必要な電力の 100%を再生可 能エネルギーで賄うことを目指す枠組(RE100: Renewable Energy 100)に賛同する企業数は世界トップク ラスであり,企業価値を高めるための脱炭素経営に取り組む動きが進展している[2]。

図 1-2 に日本の温室効果ガス排出量の推移と削減の中長期的目標を示す[3-4]。2016 年の COP21 にて 採択されたパリ協定を踏まえて、2030 年までの温室効果ガス削減目標は 2013 年度比 26%減と閣議決定 された。しかし、パリ協定を受けて各国が提出した削減目標では不十分であり、1.5 度の気温上昇を大き く超えないためには、2050 年付近での温室効果ガス排出量を実質ゼロにする必要があることが 2018 年 に IPCC (Intergovernmental Panel on Climate Change) から報告された[5]。このため、2030 年までの温室 効果ガス削減目標は 2013 年度比 46%減とする新目標が 2021 年 4 月に菅総理から発表され、これまでの 目標から大幅に引き上げられた[4]。温室効果ガスの排出量は 2014 年以降確実に減少しており、2019 年 度は 2013 年度比で 14%の削減を達成している。これまでの目標であれば削減率を維持することで達成 見込みを得られたが、新たな目標を達成するためには産業構造を抜本的に転換し、削減率を大幅に高め る必要がある。



図 1-1 2050 年カーボンニュートラルに向けた各国の動き

1. 序論



そこで、「2050年カーボンニュートラルに伴うグリーン成長戦略」が2020年12月に経済産業省から 発表され、翌2021年6月にその改訂版が公開された[1]。この中で、2050年カーボンニュートラルを経 済成長と共に達成するために示されたシナリオが図1-3である。電力部門では電力の脱炭素化が必須と なり、非電力である産業・輸送・業務・家庭部門では徹底した省エネルギー化と電化が戦略の要となっ ている。即ち、エネルギーの需要量を省エネルギー化により削減する対策と、供給されるエネルギーを 再生可能エネルギー利用により低炭素化する対策を同時に行うことで、相乗効果を狙う戦略である。成 長が期待される14分野の産業が見出され、エネルギー、輸送・製造、家庭・オフィス産業などでは電力 供給から消費の末端までを支えるパワーデバイスが横断的技術として挙げられた。



図 1-3 2050 年カーボンニュートラル達成へのシナリオ (文献[1])

1.2 パワーエレクトロニクスを支えるパワーデバイス

電力の変換や制御を電気回路や半導体デバイスで効率よく実施する技術分野を総称してパワーエレクトロニクスと呼ぶ。例えば、直流から任意の周波数の交流を生成するインバータによるモータの回転 速度制御や、太陽光・風力などの再生可能エネルギーによる不安定な直流または交流電力を電力系統に 安定的に連携するパワーコンディショナなど、パワーエレクトロニクス機器は社会を支えるキーコンポ ーネントとして活躍している。カーボンニュートラルの実現に向けて、電気エネルギーへの依存度が高 まる社会背景の中で、パワーエレクトロニクスを用いた電気エネルギーの有効活用により、エネルギー 需要量の省エネルギー化が期待されている。パワーエレクトロニクスは、半導体デバイスと電気回路の 技術分野で構成されており、パワーエレクトロニクスで使用される半導体デバイスはパワーデバイスと 呼ばれる。

パワーデバイスの基本的な機能はスイッチングであり、オン状態とオフ状態を高速で切り替えること によって、直流と交流の電力変換などを行う。パワーデバイスは電力変換器の性能や構造に影響を及ぼ し、パワーエレクトロニクスの発展の中で様々な技術革新を遂げてきた。電力変換器用のパワーデバイ スはサイリスタ, GTO(Gate Turn-off Thyristor), IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)などの構造があるが,現在はGTO, IGBT, MOSFETの3種が 主流となっている。各デバイス構造を図 1-4 に示す[6]。パワーデバイスは動作するキャリアの種類によ って、バイポーラデバイスとユニポーラデバイスに分けられる。デバイスを流れる電流が正孔と電子で 構成されるものはバイポーラデバイス,電子或いは正孔のみで構成されるものはユニポーラデバイスで ある。図 1-4 の中でサイリスタ, GTO, IGBT はバイポーラデバイス, MOSFET はユニポーラデバイス である。一般的に、バイポーラデバイスには高耐圧・大電流化の容易さという利点があり、ユニポーラ デバイスには高速性という利点がある。サイリスタは、P型層とN型層をPNPNと4層に積層した構造 であり,PNP トランジスタと NPN トランジスタを組み合わせた構成となる。ゲート電極からカソード 電極に電流を流すことで、アノード・カソード電極間に電流が流れる。GTO はサイリスタにゲートター ンオフ機能を持たせたものであり、基本構造はサイリスタと同様の PNPN の 4 層構造である。オン状態 の GTO は、中央のベース層が電子と正孔で満たされている。その際カソードに対してゲート電極に負 バイアスを印可することで、ベース層内の正孔を引き抜くことができる。これにより、カソード側から の電子の注入を抑制でき、この繰り返しにより GTO がターンオフする。IGBT は、MOSFET とバイポー ラトランジスタ(PNP トランジスタ)を組み合わせた構成をとる。ゲート電極に正バイアスを印可するこ とで、p型領域の表面にn型チャネルが形成され、ベース層に電子が供給される。これが、PNPトラン ジスタのベース電流となり,PNP トランジスタがオンする。その後,エミッタ電極から電子が,コレク タ電極から正孔が注入・蓄積され、導電率が高まる。これは、電導度変調と呼ばれ、これによりオン時 の抵抗が大きく減少する。MOSFETは、IGBTと同様、ゲート電極に正バイアスを印可することでp型 領域の表面に形成されたn型チャネルにより、ベース層に電子が供給されてオンする。パワーデバイス の棲み分けを、電力変換容量と動作周波数に応じて図 1-5 に示す[7-8]。ここで、電力変換容量とは、オ ン状態に流れる電流値とオフ状態に印可される電圧の積である。大きな電力変換容量が必要で、スイッ チングの速度があまり要求されない電力系統などには、サイリスタや GTO が使用されている。中程度 の電力変換容量が必要で,スイッチング速度がある程度要求される鉄道や電気自動車などには, IGBT が 使用されている。高速スイッチングが強く要求される情報通信機器などには, MOSFET が使用されてい る。

パワーデバイスの特性は、デバイス構造や、材料となる半導体材料によって決まる。これまで長年に わたって、パワーデバイスの材料としてシリコン(Si)が使用されており、デバイス構造の観点からデバ イス特性を改善する様々な技術開発がなされてきた。文献[1]では、材料の観点からデバイス特性を改善 する戦略が示されている。次世代 Si、炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)とい った次世代パワーデバイス材料の適用により、再生可能エネルギーの需要増加で懸念される電力系統の レジリエンス向上や省エネルギー化、電動車 100%実現への貢献、デジタルトランスフォーメーション (DX)推進に向けた情報通信インフラの高性能化・省エネルギー化が期待されている。図 1-6 に次世代パ ワーデバイスの開発方向性を示す。図中には、適用するアプリケーションを耐圧と電流容量により表示 し、それぞれに適するパワーデバイスを記載した。材料によりパワーデバイスの特性が異なるため、適 材適所の研究開発を進める必要がある。次世代 Si については、成熟した材料・プロセス技術に加え、デ バイス構造・制御技術を進化させることで、低コストかつ高性能なパワーデバイス実現が期待されてい る。GaN については、高速な動作が可能という特長から、5G や Beyond 5G、6G などの次世代情報通信 インフラの高性能化・省エネルギー化への貢献が期待されている。SiC については、高い電圧での動作 が可能という特長から、高耐圧・大電流が求められるモビリティや電力系統での活躍が期待されている。



図 1-4 パワーデバイスの基本構造



図 1-5 パワーデバイスの棲み分け(文献[7-8])



図 1-6 次世代パワーデバイスの開発方向性

1.3 SiC パワーデバイスの現状

本研究で取り扱う SiC パワーデバイスは、2001 年に Infineon Technologies 社から SiC を用いた整流素 子が、2010 年には SiC を用いたスイッチング素子の量産が開始され、市場への投入が開始された[9]。そ の後、太陽光発電の電力調整機器やエアコン、トヨタ社の燃料電池自動車 MIRAI や Tesla 社の電気自動 車 Model 3、そして鉄道などに搭載され、省エネルギー効果が実証されている[10-14]。高耐圧・大電流 用途では、全体のシステムコストに対してパワーデバイスの割合が小さく、高コストである SiC パワー デバイスが参入しやすいという理由から、鉄道用途での採用が先行している。例えば、東京地下鉄社(東 京メトロ)の銀座線や丸ノ内線、東日本旅客鉄道社(JR 東)の山手線、西日本旅客鉄道社(JR 西)の環状線な どに SiC パワーデバイスが搭載され、電車の走行時の消費電力が 30%程度低減された[15-16]。また、 2020 年には SiC パワーデバイスを搭載した新幹線の新モデル N700S も営業走行を開始するなど、従来 の Si パワーデバイスの置き換えが進んでいる[17-18]。今後は、さらに高い耐圧が求められる電力系統向 けや、ボリュームゾーンである電気自動車向けの普及が求められており、低コストで高信頼な SiC パワ ーデバイスの研究開発が進められている。

このように SiC パワーデバイスはカーボンニュートラルの実現に貢献し始めているが、良い面ばかり ではない。デバイスの製造過程における環境負荷も考えていく必要がある。パワーデバイスに限らず、 一般に半導体デバイスは製造過程で多くの電気と純水、化学薬品、ガスを使用する。パワーデバイスが 機器の省エネルギー性能を向上しても、その製造過程に多くのエネルギーを消費しては環境負荷低減に 向けた効果は半減してしまう。空調電力の廃熱利用、製造装置の洗浄工程の純水使用量削減、ガスプロ セス装置の待機ガス使用量削減等、工場運営に効果のある取り組みはなされているが、SiC パワーデバ イスの製造工程には Si パワーデバイスにはない高温プロセス(バルク単結晶製造、エピ成膜、イオン注 入、高温アニール)がある。従って、表 1-1 に示すように、パワーデバイスの製造工程で消費されるエ ネルギーが Si 比 1.5 倍になることが見込まれる。2025 年に市場拡大が見込まれる産業機器・電気自動 車・鉄道におけるインバータ効率が、SiC パワーデバイスの適用により現状の 94%から 99%まで向上し たとすると、2025 年の CO₂ 排出量は日本だけで原発 4 基分の 1M トン、W.W.で 5M トンの削減効果が 期待される。しかし、その 8%は SiC パワーデバイスの製造工程で発生させてしまう。カーボンニュー

1. 序論

トラルの実現に向けて、パワーデバイスの製造過程で必要となるエネルギーを再生可能エネルギーで賄うことは勿論のこと、製造歩留を向上させることも必要となる。SiC パワーデバイスの場合は、バルク単結晶基板・エピ膜における結晶欠陥を低減することや、結晶欠陥の影響を抑制したデバイス構造の開発が重要となる。同時に、デバイスやモジュールの設計・試作期間を短縮することも重要である。

	Substrate Growth	Epitaxial Growth	CVD Process	Ion Implantation Process	Etching Process	Diffusion Process	Wet Process	PVD Process	Lithography Process	Total
Si IGBT	10	15	36	8	24	3	3	24	8	131
SIC MOSFET	30	30	36	20	24	15	3	24	8	190
										kWh/Wafer

表 1-1 パワーデバイスの製造工程で消費されるエネルギーの典型例

1.4 SiC パワーデバイスの特長

パワーデバイスの材料となる半導体材料の物性から決まるユニポーラデバイスの性能限界を比較し たものを図 1-7 に示す[19-22]。ユニポーラデバイスは、例えば整流素子であるショットキーバリアダイ オード(SBD: Schottky Barrier Diode)、スイッチング素子である MOSFET などがある。図 1-7 は、単位面 積当たりのオン抵抗(特性オン抵抗)の耐圧依存性である。SiC は Si と比較して絶縁破壊電界強度が約 1 桁大きいため、耐圧を保持するドリフト層を薄く、不純物濃度を高くすることで、オン抵抗を大幅に 小さくできる。Si のユニポーラパワーデバイスの場合、高耐圧領域ではオン抵抗が増大するため、少数 キャリア注入による電導度変調効果を利用するバイポーラデバイスが用いられる。バイポーラデバイス は、例えば整流素子である PN ダイオード、スイッチング素子である IGBT などがある。また、Si の SJ-MOSFETT(Super Junction-MOSFET)は、ドリフト層に形成された n 型層と p 型層の縦溝構造により、接 合溝の深さ分の空乏層を形成し、ドリフト層の不純物濃度を上げることでオン抵抗を下げ、Si のユニポ ーラデバイスの性能限界を突破している。

一般的に、Siパワーデバイスを SiC パワーデバイスで置き換える場合,使用する電圧・電流容量の Si ユニポーラデバイスではなく,バイポーラデバイスである Si IGBT を置き換えることが多い。パワーデ バイスの電力損失は,導通時のオン抵抗による導通損失と,スイッチング時のスイッチング損失の和に よって決まる。Si バイポーラデバイスの場合,同耐圧の SiC ユニポーラデバイスに比べ大きなオン抵抗 をもつため導通損失が大きく,少数キャリアの蓄積現象によりスイッチング時に逆回復電流が流れるた めスイッチング損失も大きくなる。また,この逆回復電流のためにスイッチング速度も制限されてしま う。SiC ユニポーラデバイスの場合は,同耐圧の Si バイポーラデバイスに比べ小さなオン抵抗をもつた め導通損失が小さく,少数キャリアの蓄積がないのでスイッチング損失は小さく,速いスイッチング動 作も可能である。また,SiC は大きなバンドギャップと優れた熱安定性を持つので,高温下での動作も 可能である。このように,SiC パワーデバイスは損失が小さく,速いスイッチング動作に対応し,高温 化でも動作できる優れた特長を有している。

1. 序論



図 1-7 半導体材料によるユニポーラパワーデバイスの性能限界の比較(文献[19-22])

図 1-8 に鉄道車両のエネルギー消費の内訳と,鉄道用インバータを例にとりパワーモジュールの構成 を示す[23]。鉄道車両のエネルギー消費はインバータの損失,モータの損失,機械ブレーキの損失,走 行抵抗などがある。インバータの損失は全体の 2%と小さいが,インバータの高性能化によりその他の 3 つのエネルギー損失の削減が可能である。ここで,インバータの高性能化とは,パワーデバイスやそ の制御技術の改善,それに伴う小型化,冷却性能の向上,そして周辺部品の小型化などがあげられる。 図の中央部に,加速時とブレーキ時の鉄道車両の電力の流れを示す。加速時には,パンタグラフを通じ て架線から得た電力を,インバータが制御してモータに送っている。そのため,モータのエネルギー損 失はインバータの改良によって減らすことができる。ブレーキ時には,回生ブレーキと機械式ブレーキ が使用され,回生された電力はインバータで変換されて架線に戻される。そのため,インバータを効率 よく動作させることで,回生ブレーキの割合を上げて架線に戻す電力を増やし,電力消費を小さくする ことができる。図の右側には、インバータの構成を示す。インバータの中にはパワーモジュールが複数 台設置されており,パワーモジュール内には整流素子とスイッチング素子が複数個設置されている。従 来は整流素子として Si PN ダイオード,スイッチング素子として Si IGBT が使用されてきた。



図 1-8 鉄道車両のエネルギー消費の内訳とパワーモジュールの構成

パワーモジュールにおけるスイッチング時の電流及び電圧波形を,従来の Si パワーデバイスを使用 した構成,SiC パワーデバイスを使用した構成別に図 1-9 に示す[24]。バイポーラデバイスである Si パ ワーデバイスでは、ターンオフ時は蓄積された少数キャリアの流出経路の遮断によりテール電流が発生 し、ターンオフが遅れる。ターンオン時はダイオードに蓄積された少数キャリアの放出により、大きな 逆回復電流が流れる。ユニポーラデバイスである SiC パワーデバイスではそれがないため、スイッチン グ損失が大幅に低減でき、スイッチングの高速化にも対応できる。図の右側には、パワーモジュール内 の還流ダイオードを MOSFET に内蔵される内蔵ダイオードで代用したダイオードレス構成を示す。こ こで、還流ダイオードとは、電力変換回路においてスイッチング素子と並列に接続され、スイッチング 素子をオフした際にインダクタンスに蓄積されたエネルギーを電源側に還流させる役割をもつ。IGBT と異なり、MOSFET には素子内に PN ダイオード構造を含むので、1 つの MOSFET でスイッチング素子 と整流素子を兼ねることができる。ただし、SiC はバンドギャップが大きいために、SiC MOSFET の内 蔵ダイオードがオンする順方向電圧が高くなる。また、内蔵ダイオードはバイポーラデバイスであるた め、少数キャリアの蓄積現象によりスイッチング損失が大きくなる。この対策として、ダイオードへの 導通損失をできるだけ減らす同期整流技術が適用されている[25]。還流ダイオードを MOSFET の内蔵ダ イオードで代用した場合、必要となるパワーデバイスのチップ数が半数になるため、パワーモジュール の低コスト化と小型化が同時に実現できる。

図 1-10 に鉄道用パワーモジュールにおける SiC パワーデバイスの適用効果を示す[24]。これは, SiC-MOSFET を使用したダイオードレス構造におけるスイッチング損失を, Si-IGBT と Si-PND を使用した 従来構造の場合と比較したものである。SiC-MOSFET を使用したダイオードレス構造のパワーモジュー ルは,従来構造に比べて,ターンオフ,ターンオン,リカバリ損失をそれぞれ 67%,23%,95%低減で き,それらを合算したスイッチング損失は従来構造の場合と比較して約 1/4 となる。このスイッチング 損失の低減により,モータ損失やノイズの低減,受動素子の小型化などの優れたシステム設計が可能と なる。



図 1-9 パワーモジュールにおけるスイッチング時の電流及び電圧波形 (文献[24])





図 1-10 鉄道用パワーモジュールにおける SiC パワーデバイスの適用効果(文献[24])

1.5 SiC の結晶構造と物性

SiC パワーデバイスの材料である SiC は, Si と C が 1:1 の化学量論的組成を有する IV-IV 族化合物半 導体であり, C が Si に比べて大きな電気陰性度をもつため, 11%のイオン性を有する共有結合結晶であ る[26]。図 1-11 に示すように, SiC は 1/4 の C(或いは 1/4 の Si)を 4 つの頂点に配置し,中心に Si(或い は C)を配置した正四面体を基本構造とする[27]。この基本構造の c 軸方向への積み重なりの違いにより, 200 種類以上の結晶多形(ポリタイプ)が存在する。この中で,発生確率が高く,工学的に利用されている のは, 3C-, 4H-, 6H-SiC であり,その結晶構造を図 1-12 に,模式図を図 1-13 に示す[28]。ここで, 3C-や 4H-の表記は Ramsdell の表記法であり, c 軸方向の 1 周期中に含まれる Si-C 単位層の数と結晶系の頭 文字を表している。C は立方晶,H は六方晶を表す。正四面体の基本構造は頂点が重なるように積層さ れるため,図 1-13 に示すように A, B, C の 3 種類の配置が存在する。加えて,正四面体が面内で 180° 回転した配置も取ることができ,これを A', B', C'としている。よって, 3C-, 4H-, 6H-SiC の基本構造 の積層順はそれぞれ ABCABC, ABA'C',そして ABCB'A'C'となる。SiC は、ポリタイプによってバン ドギャップなどの物性値が異なる。また、ポリタイプによって熱的安定性が異なり,約 2000°C 以上の 高温では 4H-, 6H-SiC が,約 1800°C 以下の低温では 3C-SiC が発生しやすい。そのため,製造において ポリタイプの制御が非常に重要となる。加えて,SiC は面極性があり,Si で終端された面か,C で終端 された面かによって,エッチング反応やエピタキシャル膜の成長速度,酸化速度等が異なる。



図 1-11 正四面体から成る Si-C 基本構造



図 1-13 (a) 3C-SiC, (b) 4H-SiC, (c) 6H-SiC の結晶構造の模式図

表 1-2 に代表的なポリタイプの物性値をその他のパワーデバイス材料 Si, GaN とともに示す[26, 29-31]。SiC は Si に比べて格子定数が小さく,原子間力の結合力が強いため,Si に比べてバンドギャップ と絶縁破壊電界強度が大きい。また,その強い原子間結合力は高い格子振動周波数をもたらすため,高 エネルギーのフォノンにより,SiC は高い熱伝導性と大きな飽和電子速度をもつ。このような SiC の材 料特性は,高耐圧・大電流・高速スイッチング動作が求められるパワーデバイスに適する。4H-SiC は他 のポリタイプに比べて優れた物性値を持ち,Si と比べてバンドギャップは約3倍,絶縁破壊電界強度が 約10倍であり,最もパワーデバイス用途に適する。4H-SiC は高品質のウエハが市販されていること, p型やn型の伝導型の制御が容易であることから,4H-SiC を用いた SiC パワーデバイスの社会実装がす でに始まっている。また,GaN は 4H-SiC と同様に優れた物性をもち,高い飽和電子速度を活かし,Si 基板上へのヘテロ接合構造を用いた HEMT(High Electron Mobility Transistor)が市販されている[32-33]。 今後,GaN ウエハの品質向上に伴い,GaN-on-GaN 構造のデバイスの市場投入が始まり,パワーデバイ スの適用アプリケーションの棲み分けが時代とともに変化すると考えられる。

	SiC				
	3C	4H	6H	Si	GaN
		a = 3.09	a = 3.09		a = 3.190
Lattice constant (Å)	4.36	c = 10.08	c = 15.12	5.43	c = 5.189
Bandgap energy (eV)	2.23	3.26	3.02	1.12	3.42
Transition type	Indirect	Indirect	Indirect	Indirect	Direct
Critical electric field (MV/cm)	1.5	2.8	3	0.3	3
Thermal conductivity (W/cmK)	4.9	4.9	4.9	1.5	0.46
Electron mobility (cm²/Vs)	1000	1000(⊥c) 1200(//c)	450(⊥c) 100(//c)	1350	1500
Saturated drift velocity $\times 10^7$ (cm/s)	2.7	2.2	1.9	1	2.4
Effective density of states in conduction band (cm ⁻³)		1.2×10 ¹⁹		2.8×10 ¹⁹	2.3×10 ¹⁸
Effective density of states in valence band (cm ⁻³)		4.6 ×10 ¹⁸		1.0 ×10 ¹⁹	3.5×10 ¹⁹

表 1-2 様々なパワーデバイス材料の物性値

本研究の対象は、4H-SiC を用いたパワーデバイスである。4H-SiC は六方晶の結晶系であり、その結 晶方位を図 1-14 に示す。面指数は底面の 120°回転対象の 3 軸 (a_1, a_2, a_3) と、これに直行する方向の軸 (c)を用いて、 (a_1, a_2, a_3, c) の4つの指数で表す。ここで、 $a_1 \ge a_2 \ge c$ が基本の軸であり、 $a_3 \bowtie a_1 \ge a_2 \ge c$ 用いて $a_3 = -(a_1 + a_2) \ge c$ なる。また、方位は面に垂直な方向を表し、例えば[0001]方向は(0001)面に垂 直な方向を示す。図 1-15 に 4H-SiC における主要な面方位を示す。Si で終端された面を(0001)面或いは Si 面 と、C で終端された面を(0001)面或いは C 面と呼ぶ。



図 1-14 六方晶 SiC の(a) 結晶軸の方向, (b) (0001)面内の結晶方位



図 1-15 六方晶 SiC の主要な結晶面方位

1.6 SiC パワーデバイスの課題

SiCはSiと比較してパワーデバイス用途において優れたポテンシャルを有しているが、半導体材料に 含まれる結晶欠陥がその信頼性を大きく劣化させる。以降、SiC基板とエピタキシャル膜における結晶 欠陥についてその詳細を示す。

1.6.1 SiC 基板の結晶欠陥

SiC のバルク結晶成長は非常に難しく,工業的に利用されるまでに多くの技術開発が行われた[26]。 SiC バルク結晶成長における困難さは,その成長手法と,ポリタイプ制御があげられる。SiC は固体と 同一組成の融液が存在しないため,Si のように融液からバルク単結晶を成長させることができず, 2000℃ 以上の高温で昇華する特性を利用した気相からの成長に頼らざるを得ない。SiC の結晶は 1892 年に Acheson らによって人工的に作成され,その後 1955 年に Lely が SiC 材料を昇華・再結晶化する手 法 (レーリー法) により高純度の SiC バルク単結晶が得られるようになった[34-35]。そして 1981 年に Tairov と Tsvetkov により,改良レーリー法 (昇華法) が考案され,ポリタイプ制御の課題を解決し,口 径は小さいが安定して高品質のバルク結晶が得られるようになった[36]。昇華法は SiC バルク単結晶の 成長技術として現在工業的に利用されている手法である。SiC バルク単結晶の新たな成長方法として, 溶液法や高温ガス成長法(HTCVD 法)の技術開発が進められている[37-38]。しかし,それらの技術はまだ まだ未成熟であり,実用化までは相当な時間がかかると想定される。

昇華法で得られた SiC バルク単結晶には,結晶成長中や成長後の冷却過程にて発生する結晶欠陥が存 在し,これらのうち転位や積層欠陥は,単結晶上に成膜されるエピタキシャル膜に引き継がれる。表 1-3 に SiC バルク単結晶の主要な結晶欠陥を示す[39-40]。SiC バルク単結晶中の結晶欠陥は,化学エッチ ング法や X 線トポグラフィー法を用いて観察される[26]。化学エッチング法は,水酸化カリウム(KOH) が一般的に使用され,結晶表面の欠陥部分に現れるピットの形状により欠陥の種類を判別できる破壊検 査である。X 線トポグラフィー法は X 線の回折を利用した非破壊検査であり,転位や積層欠陥による結 晶格子の局所的な歪みを可視化できる。

SiC バルク単結晶の主要な転位として、マイクロパイプ、貫通らせん転位(TSD: Threading Screw Dislocation)、貫通刃状転位(TED: Threading Edge Dislocation)、基底面転位(BPD: Basal Plane Dislocation)がある。マイクロパイプ、TSD、TED は(0001)方向に伝播する転位であり、マイクロパイプは大きなバーガーズベクトルを持つTSD である。マイクロパイプは大きな歪のためにµm 程度の空隙を伴う中空構造をもつ。TSD と TED の両成分を併せ持つ貫通混合転位(TMD: Threading Mixed Dislocation)も存在する [41]。BPD は基底面((0001)面)内に伝播する転位であり、詳細は次節で述べる。SiC は多くのポリタイプが存在し、Si-C 面の積み重なり順の違いによるエネルギー差が小さく、それ故 Si-C 面の積み重なり順の違いによるエネルギー差が小さく、それ故 Si-C 面の積み重なり順の違いによるエネルギー差が小さく、それ故 Si-C 面の積み重なり順 に狂いが生じやすい。積層欠陥はバーガーズベクトルの違いによりショックレー型とフランク型に分けられる。ショックレー型はバーガーズベクトルが基底面内にあり、周囲を囲むショックレー部分転位が基底面を滑ることで積層欠陥が拡張する。フランク型はバーガーズベクトルが基底面に対して直行しており、ショックレー型のように部分転位が基底面を滑ることによる拡張はない。

	伝播方向	バーガーズベクトル	密度(個/cm ⁻²)
マイクロパイプ (MP: Micro Pipe)	(0001)	n(0001) $n > 2$	~0.1
貫通らせん転位 (TSD: Threading Screw Dislocation)	(0001)	n(0001) n = 1,2	100~1000
貫通刃状転位 (TED: Threading Edge Dislocation)	(0001)	$\frac{1}{3}\langle 11\overline{2}0\rangle$	3000~10000
基底面転位 (BPD: Basal Plane Dislocation)	in {0001} plane	$\frac{1}{3}\langle 11\overline{2}0\rangle$	200~2000
積層欠陥 (SF: Stacking Fault)	in {0001} plane	Shockley: $\frac{1}{3}\langle 1\overline{1}00\rangle$ Flank: $\frac{1}{n}\langle 0001\rangle$	_

表 1-3 SiC バルク単結晶中の結晶欠陥

1.6.2 SiC エピタキシャル基板の結晶欠陥とデバイス特性への影響

SiC バルク単結晶のインゴットを所定の口径に成形し、ウエハ状に切断し、加工傷や歪などの加工ダ メージを CMP(Chemical Mechanical Polish)で除去することで、次工程のエピタキシャル成長の準備が整 った SiC 基板が得られる。ここで、エピタキシャル成長はステップ端からの結晶成長を利用したステッ プ制御エピタキシャル成長法を用いるため、SiC 基板は SiC バルク単結晶の(0001)面から傾斜角 (オフ 角)を付けて切り出されている[26]。現在、4 度のオフ角が一般的に使用されている。SiC は自身が研磨 剤として使用されるほど機械的強度が高いこと、加工時に導入される傷や歪によって結晶欠陥が容易に 発生することから、加工ダメージを十分に除去し、新たな結晶欠陥の発生を抑制できる CMP 技術が必 要である[42]。SiC のエピタキシャル成長の方法としては、CVD(Chemical Vapor Deposition)が一般的に用 いられている。反応炉に Si と C を含む原料ガスをキャリアガスとともに供給する。それぞれ、モノシ ラン(SiH₄)、プロパン(C₃H₈)、そして水素(H₂)が一般的に使用されている。反応炉の中に 1600°C 程度に 加熱された SiC 基板を設置し、基板表面での供給ガスの反応により基板の結晶方位情報を受け継いだ SiC エピタキシャル層(SiC エピ層)を成長させる。

表 1-4 に SiC エピタキシャル基板(SiC エピ基板)の主要な結晶欠陥とそのデバイス特性への影響を示 す[39-40, 43-44]。ここで,想定したデバイスは本研究で着目した SBD と MOSFET とした。そのため, 6.5 kV 以上の超高耐圧 SiC PN ダイオードや IGBT において課題となる,キャリア寿命を制限する点欠 陥は表 1-4 から省略した。SiC エピ基板の結晶欠陥は前節で示した KOH エッチング法や X 線トポグラ フィー法に加えて,光学顕微鏡による観察や PL(Photo Luminescence)イメージング法が広く用いられる。 光学顕微鏡は共焦点微分干渉顕微鏡など,表面の段差を良好なコントラストで可視化できる顕微鏡が適 している。PL イメージング法は,励起光(310-330 nm 程度)を広範囲に照射し,フィルタにより特定波長 領域の PL を取り出すことで欠陥部分を可視化する。

SiC エピ基板中の主要な結晶欠陥は,SiC 基板から伝播されるマイクロパイプ,TSD,TED,BPD に加 えて,In-grown 積層欠陥,複合積層欠陥(Complex Stacking Fault),ポリタイプインクルージョン,ダウン フォールが挙げられる。これらは,SiC 基板中の BPD,TSD,或いはエピ成膜中のパーティクルを成因 として,エピタキシャル成長中に形成される[45]。In-grown 積層欠陥は,Si-C 面の積み重なり順に狂い が生じたフランク型の積層欠陥である。複合積層欠陥,ポリタイプインクルージョン,ダウンフォール は表面に凹凸を伴う形態欠陥である。

BPD は基底面((0001)面)内に伝播する転位であり、隣接する原子の位置に滑ることを考えた場合, 1/3(1120)方向の完全転位となる。しかし、実際にはバーガーズベクトルの分解により歪エネルギーが

-17-

減少するため、2 つの部分転位に分かれた状態で存在する。この部分転位の間には Si-C 面の積み重なり 順に狂いが生じたシングルショックレー型の積層欠陥 1SSF(Single Shockley Stacking Fault)が生じており、 その幅は積層欠陥の形成エネルギーと部分転位への分解による歪エネルギー低下との兼ね合いによっ て決まる。4H-SiC の場合、その幅は約 30 から 70 nm と報告されている[46]。図 1-16 にバーガーズベク トル1/3 [1120]をもつ BPD が部分転位(1/3 [1010])と1/3 [0110])へ分解し、原子配列が再構築した後の 模式図を示す[47-48]。2 本の部分転位は転位芯の原子種によって移動度が異なり、C-C 結合からなる Ccore よりも Si-Si 結合からなる Si-core の方が部分転位の移動度が大きいことが電子状態の計算から説明 されている。C-C 結合と Si-Si 結合の結合エネルギーはそれぞれ 3.7 eV, 2.3 eV と報告されている[49-51]。PL イメージング法では 420 nm 付近に 1SSF に由来する発光が、また 750 nm 以上で BPD に由来す る発光が観測される[44,52]。4H-SiC のショックレー型積層欠陥は 1SSF 以外にも報告されており、図 1-17 (a)にそれらの結晶構造を示す[28]。正常構造に比べて、矢印の箇所の Si-C 層において、Si 層と C 層 の間が基底面上で(1100)方向に滑り、ABA'C'の積層順がずれている。図 1-17 (b)に示す透過型電子顕微 鏡(TEM: Transmission Electron Microscopy)像からも、その積層順のずれが確認できる。

これらの結晶欠陥がデバイスに与える影響について数多くの研究結果が報告されている[39]。マイク ロパイプは既にその密度が非常に低いため,現時点でほとんど問題視されていない。TSD や TED の密 度は高いが,ピットを伴わなければ SBD や MOSFET のデバイス特性に悪影響を及ぼさないことが明ら かになっている。In-grown 積層欠陥に関しては,それによる SBD や MOSFET の逆方向リーク電流の増 加や耐圧低下が報告されており,局所的に小さいバンドギャップ領域が影響していると考えられている。 表面凹凸を伴う形態欠陥である複合積層欠陥,ポリタイプインクルージョン,ダウンフォールも SBD や MOSFET の逆方向特性を劣化させる。また,バイポーラ動作時(MOSFET の内蔵ダイオード使用時)に BPD が面状の 1SSF に拡張し,オン抵抗が増加するバイポーラ劣化が発生する。

	欠陥形状	密度 (個/cm²)	SBD	MOSFET
マイクロパイプ (MP: Micro Pipe)	TSD	~0.1	Break down voltage reduction	
貫通らせん転位 (ピットなし) (TSD: Threading Screw Dislocation)	דאמטלאיד	100~1000		No
貫通刃状転位 (ピットなし) (TED: Threading Edge Dislocation)	TED	3000~10000		No
基底面転位 (BPD: Basal Plane Dislocation)	20μm	0.1~10	No	Bipolar degradation of body diode
In-grown SF (SF: Stacking Fault)		0.1~1	Break down voltage reduction	
SF complex Polytype inclusion Downfall	<u>20 µт</u> <u>40 µ</u> т	~0.1	Break down	voltage reduction

表 1-4 SiC エピ基板の主要な結晶欠陥とそのデバイス特性への影響 (文献[43-44])



図 1-16 バーガーズベクトル1/3 [1120]をもつ BPD が部分転位へ分解し原子配列再構築後の模式図



図 1-17 (a) 4H-SiC におけるショックレー型積層欠陥の結晶構造。図中の黒い矢印はすべり面を表す。 (b) ショックレー型積層欠陥を含む 4H-SiC の断面 TEM 像 (文献[28])

1.7 形態欠陥と BPD に関する従来知見

本研究は、SiC パワーデバイスの信頼性向上を目指し、結晶欠陥が SiC パワーデバイスの電気的特性 に及ぼす影響を検討した。具体的には、形態欠陥が SiC SBD の逆方向リーク電流に及ぼす影響, BPD が SiC MOSFET の通電信頼性に及ぼす影響について研究した。以降,形態欠陥と BPD に関する従来知見を 示す。

1.7.1 形態欠陥とデバイス特性の相関に関する従来知見

文献[53]や[54]では、SiC エピ基板上の形態欠陥が SiC SBD や PN ダイオードの逆方向特性に与える影響を調べ、形態欠陥が逆方向リーク電流を増加させることを結論付けている。文献[53]では、図 1-18 (a) に示す SiC SBD の逆方向特性において、リーク電流の大きさ別に素子をA、B、C と 3 つのグループに分け、A はマイクロパイプとパーティクルを含み、B は複合積層欠陥を含み、C は形態欠陥がないことを明らかにした。図 1-18 (b)(c)は観察されたマイクロパイプとパーティクルの平面 SEM 像と断面 SEM 像であり、(d)は複合積層欠陥の光学顕微鏡像である。これらの形態欠陥によって SiC 表面に凹凸が形成されている様子がわかる。文献[54]では、ポリタイプインクルージョンを素子内に含む PN ダイオードは、逆方向リーク電流を増加させることを報告している。また、文献[55]や文献[56]では、SiC エピ表面上のナノピット(幅 200 nm 程度、深さ 25-45 nm 程度)や表面凹凸(10 nm 程度)に電界が集中することでSiC SBD の逆方向リーク電流が増加することを明らかにしている。

デバイスの電気的特性に致命的な影響を与えて不良品化させるキラー欠陥が,ウエハ面内でランダム に発生する場合を仮定して,製造歩留を計算した。所望の電圧・電流特性を満たす素子を良品とし,全 試作素子数に対する良品数の割合を製造歩留とすると,製造歩留Yは以下の式から求められる。

$Y = \exp(-DA) \qquad \dots (1.1)$

ここで,Dはキラー欠陥密度,Aは素子の面積である。図 1-19 に製造歩留とチップ面積の関係を示す。 電気自動車や風力発電,鉄道などの用途に適用されるデバイスは大容量であり,大きなチップ面積が必 要であるため,形態欠陥が含まれる確率も高い。このため,大容量化を試みるとデバイスの製造歩留は 急激に低下してしまう。従って,大容量デバイスの製造歩留を向上するには,これらの形態欠陥による 逆方向特性の劣化が課題となる。



図 1-19 製造歩留とチップ面積の関係

1.7.2 バイポーラ劣化に関する従来知見

SiC デバイスにおけるバイポーラ劣化現象は 2000 年代初頭から報告されている。文献[57-58]では, SiC PN ダイオードへ電流を流し続けると,通電中にオン電圧が増加することが報告された。レビュー論 文である文献[28]では,バイポーラ劣化のメカニズムに関する報告がまとめられている。BPD を構成す る部分転位の一方である Si-core は,深い準位を誘起して再結合中心として機能する。BPD 付近で電子-正孔再結合が起こると,それにより解放される再結合エネルギーを駆動力として,移動度が大きい Sicore の Si-Si 結合が切れて部分転位が基底面に沿って動き,それに伴い 1SSF が拡張する。電子-正孔の 再結合によって得られるエネルギーは光子やフォノンを生成するのではなく,REDG(Recombination Enhanced Dislocation Glide)過程により転位の駆動力になる[59-61]。第一原理計算によると,拡張した 1SSF はバンドギャップが周囲よりも 0.2 から 0.3 eV 程度小さく,伝導体に量子井戸のような準位を形成する ため,電子トラップとして動作する[28]。従って,1SSF の拡張とともにオン抵抗が徐々に増加する[39]。

BPD は、BPD 自体のバーガーズベクトルの違い、それを構成する部分転位のバーガーズベクトルの違い、そして BPD が挿入される基底面の位置によって、72 種類に分けられる[62]。しかし、1SSF に拡張した後は、直角三角形或いは帯状の 2 種類の形状になる。図 1-20 (a) (b)に直角三角形と帯状 1SSF の PL 像を示す[63]。三角形 1SSF は、90°と 30°の頂点がステップフロー下流である SiC 表面に位置しているが、帯状 1SSF は細長く、長手方向はデバイスの端部まで拡張している。文献[64]では、窓あき構造を適用した PN ダイオードへ通電し、窓から漏れる光を EL(Electroluminescence)法で検出することで、BPD から 1SSF へ拡張する過程を調べている。三角形 1SSF の場合、積層欠陥の拡張は[1120]方向へ起こり、部分転位が SiC 表面まで達すると拡張は飽和する。帯状 1SSF の起源となる BPD の種類の違いにより、BPD を構成する部分転位(ここでは Si-core)のバーガーズベクトルが異なり、Si-core のバーガーズベクトルがオフ角方向と直行する場合((1100)方向の場合)、帯状の 1SSF が拡張する。帯状 1SSF は、主にエピ 層/基板界面で TED に変換された BPD から拡張し、三角形 1SSF に比べて面積が大きくなるためバイポーラ劣化の程度が大きくなる[63]。

1SSFの拡張速度に関しては、文献[65]において、窓あき構造を適用した PN ダイオードへの通電試験 中に EL 法を用いて分析することで、少数キャリアである正孔と 1SSF の拡張速度の相関を明らかにし ている。それによると、1SSF の拡張速度は正孔密度の増加と共に大きくなり、BPD が 1SSF に拡張を開 始する正孔密度は(1.6-2.5)×10¹⁶ cm⁻³ である。また、文献[66]では、キャリアのエネルギー利得を用いた モデルから、1SSF 拡張開始のしきい値となる過剰少数キャリア密度は 2×10¹⁴ - 2×10¹⁶ cm⁻³ であると結論 付けられている。

パワーモジュールにおいて SiC の持つポテンシャルを最大限引き出し,エネルギー損失を最小にする ためには,MOSFET の内蔵ダイオードを使用するダイオードレス構造が必要である。しかし,BPD が存 在すると,内蔵ダイオード駆動時に,1SSF の拡張によるバイポーラ劣化が避けられない。従って,バイ ポーラ劣化は,ダイオードレス構造のパワーモジュール実現に向けての大きな課題である。本研究はバ イポーラ劣化を引き起こす BPD の種類を3つに分けて研究を進めた。具体的には,図1-21 に示すよう に,デバイスの製造プロセス中に形成される BPD,エピ層/基板界面で TED に変換せずエピ層中に伝播 する BPD,そしてエピ層/基板界面で TED に変換する基板中の BPD である。以降,それぞれの従来知見 を示す。



図 1-20 拡張した 1SSF の形状。(a) 直角三角形 (b) 帯状 文献([63])



図 1-21 バイポーラ劣化を引き起こす BPD の種類

1.7.3 製造プロセス中に形成される BPD に関する従来知見

SiC デバイスを試作するためには局所的な不純物ドーピング技術による伝導性の制御が必要である。 Si デバイスでは選択的な不純物ドーピング技術としてイオン注入法と熱拡散法が用いられているが, SiC は Si-C の強い結合に由来して不純物の拡散係数が小さいため、本手法を用いることができない。そ のため SiC では一般的にイオン注入法のみで不純物ドーピングが用いられており、異なるエネルギーで 多段に注入することで、所望の不純物プロファイルを得ている[39]。

SiCでは、ドーパントとして n型では窒素(N)が、p型ではアルミニウム(Al)或いはホウ素(B)が広く使われている。イオン注入後は、注入された原子は主に格子間サイトを占めており、電気的に活性ではない。そのため、注入した不純物を格子点に置換させて電気的に活性化し、同時に格子の損傷を回復させるための熱処理が必要である。この熱処理は活性化アニールと呼ばれ、Siデバイスに比べて非常に高温が必要で、1700℃ 程度で処理される[26]。活性化アニール処理により、N は C サイトに、Al と B は Siサイトに置換される。活性化率はアニール温度に依存し、90%以上の活性化率を得るためには 1600~1700℃ のアニールが必要となる[67-69]。活性化アニール時には、SiC 表面をカーボン膜で保護することで、マイグレーションによるマクロステップ形成を抑制している[26]。4H-SiC における N ドナーのイオン化エネルギーは40~110 meV、Al と B アクセプタのイオン化エネルギーはそれぞれ 150~190 meV、300~350 meV である[26, 70]。これらの大きなイオン化エネルギーにより、注入された原子がすべて格子点に置換し、電位的に活性化した場合でも室温ではその一部しかキャリアとして寄与しない。特に、イオン化エネルギーの大きい Al や B では、アクセプタ濃度に対するキャリア濃度の割合は Al の場合

5%程度, B では 1%以下と小さい[70]。B は,イオン化エネルギーが大きく低抵抗化が困難である点,活性化アニールで容易に拡散するため不純物プロファイル制御が困難である点,B原子を含む深い準位が形成される点が明らかになり,現在はあまり使用されていない[71-73]。

Siでは、イオン注入により完全にアモルファス化しても、その後の活性化アニールによる再結晶化に より残留欠陥をなくすことが可能である[74]。しかし、4H-SiCでは、イオン注入時に形成された格子間 原子(ドーパント、Si、C)や空孔(Si、C)などの格子ダメージが活性化アニール後も残ることが知られてい る。文献[75-76]では、ラザフォード後方散乱分光法(RBS: Rutherford Backscattering Spectrometry)を用いて、 NやAl、Bのイオン注入により形成される格子ダメージを分析し、活性化アニール後も格子ダメージが 回復しないと結論付けている。イオン注入領域における整軸イオン収量をランダム方向イオン収量で規 格化し、イオン注入ドーズ量の依存性を評価した結果、一定以上のドーズ量(NとAlは1×10¹⁵ cm²程度, Bは5×10¹⁵ cm²程度)では活性化アニールで格子ダメージが回復しないことが明らかにされた。文献[77] では、1×10¹⁵ cm²以上の過度の注入ドーズ量によりアモルファス化した場合、活性化アニール中に異な るポリタイプである 3C が成長してしまうことを報告している。アモルファス化を避けるには、ドーズ 量を制限することや、高温でのイオン注入によりイオン注入時の格子ダメージを軽減することが効果的 である[75-76, 78-79]。アモルファス化していない場合は、活性化アニール後にイオン注入領域に多数の 二次欠陥が発生する[80-83]。

文献[80]では、AIやBのイオン注入と活性化アニールで形成される二次欠陥を断面 TEM 観察により 分析し、二次欠陥は Si-C 二重層が{0001}面に平行に挿入されたフランク型の積層欠陥であることを明 らかにしている。図 1-22 は、AIをドーズ量 2.6×10¹⁵ cm⁻²でイオン注入し、1700°C で活性化アニールし た後に形成される二次欠陥の断面 TEM 像である。図 1-22(a)でみられる黒い点がイオン注入領域に形成 された二次欠陥であり、拡大像の(b)において白矢印で挟まれる部分がフランク型の積層欠陥である。二 次欠陥の構造は、拡張性のないフランク型に加えて、拡張性のあるショックレー型が報告されており、 ショックレー部分転位を持つ BPD も確認されている。



図 1-22 Al のイオン注入と活性化アニール後に形成される二次欠陥の断面 TEM 観察像。Al の注入ド ーズ量は 2.6×10¹⁵ cm⁻²であり,活性化アニールは 1700℃ で処理された。(a) 低倍率の断面 TEM 像。 黒い点がイオン注入領域に形成された二次欠陥を示す。(b) 高倍率の断面 TEM 像(多波格子像)。白矢 印で挟まれる部分がフランク型の積層欠陥であり,Si-C 二重層が{0001}面に平行に挿入された構造 となっている。(文献[80])

1.7.4 エピ層中に伝播する BPD に関する従来知見

図 1-23 は SiC 基板からエピ層への転位の伝播の様子を示す模式図である[70]。基板の貫通らせん転位 (TSD)はそのまま TSD としてエピ層中に伝播する。基板中の貫通刃状転位(TED)もそのまま TED として エピ層に伝播する。基板中の BPD は、その 90%以上がエピ成長時にエピ層/基板界面で TED に変換さ れ、残りの一部がエピ層に伝播する [84]。ここで、TSD や TED はピットを伴わなければ SBD や MOSFET のデバイス特性に悪影響を及ぼさないことが報告されている[40]。

文献[85]では、エピ成長条件を変えて成膜されたエピ膜の結晶欠陥を分析することで、基板中の BPD がエピ層中で TED に変換する率(BPD-TED 変換率)を調べ、それはエピ層の成長条件に影響を受ける ことを明らかにしている。原料ガスの C/Si 比が小さくなると, BPD-TED 変換率が落ち, 加えてエピ層 と基板の界面で新たに BPD が形成されるため、エピ層に伝播する BPD が増える。原料ガスの流量を増 やし、成長速度を上げると BPD-TED 変換率が落ち、エピ層に伝播する BPD が増える。また、成長温度 は BPD-TED 変換率に大きな影響を与えないとされているが、文献[86-88]ではウエハ面内の温度分布が 不均一であると、エピ膜と基板の界面に多くの界面転位が導入されることが報告されている。成長速度 や温度と BPD-TED 変換率の関係はステップ成長におけるステップの進行速度の大小で説明される[85]。 SiC のエピ成長はステップフロー成長によってなされ、原料が表面に存在するキンクに吸収され、ステ ップのダウンフロー方向に成長が進む機構である。このステップの進行速度が速い場合、つまり成長速 度が速い場合は、表面に低角度で露出した BPD が折れ曲がって TED になるための原子配置の再構成が 間に合わないため、基板の BPD はエピ層にそのまま伝播し、BPD-TED 変換率が落ちる[70]。また、成 長速度の温度依存性がない範囲では、ステップ進行速度も温度によらず一定であるため、成長温度は BPD-TED 変換率に大きな影響を与えない。C/Si 比が小さい場合に BPD-TED 変換率が落ちることについ ては、ステップの進行速度のみでは説明できず、エピ成長開始前後の基板或いはエピ層表面状態や、ス テップ成長の乱れが影響しているのではないかと考えられている[70]。エピ成長条件以外に BPD-TED 変 換率を向上する方法として、成長開始直後の SiC 表面形状を凹凸状にする手法が報告されている。文献 [89]では、化学エッチングやドライエッチングにより凹凸状の表面を形成した基板を使用することで、 BPD-TED 変換効率を上げてエピ層中に伝播する BPD を抑制している。しかし、凹凸状の表面を安定し て形成することや、形成された凹凸をエピ成長中になくすための制御が難しい点から、量産ラインでは 使用されていない。

SiC 基板やエピの製造技術の革新によりエピ層中の BPD は確実に減り、ウエハ面内のエピ層中 BPD が 0.1 個/cm² 程度を達成する 6 インチエピ基板の製品化についても報告もなされている[90]。しかし、 製造ばらつき等を考慮すると素子領域内に BPD が存在するチップがある程度の割合で存在する。



図 1-23 SiC 基板からエピ層への転位の伝搬の様子を示す模式図 (文献[70])

1.7.5 基板中の BPD に関する従来知見

基板中の BPD は一部がエピ層に伝播するが,ほとんどはエピ層/基板界面でバイポーラ劣化に無害な TED に変換される。しかし,BPD が TED に変換したとしても,デバイスの駆動条件によってはバイポ ーラ劣化が起こることが報告された。文献[91]では,窓あき構造を適用した PN ダイオードを試作し,ド リフト層中に BPD を含まないダイオードを選んで通電試験を実施し,EL 法によって拡張した 1SSF を 検出するとともに,その 1SSF の起点を分析している。それによると,400 A/cm² 以上の電流密度では 1SSF が拡張すること,断面 TEM 分析により,拡張した 1SSF の起点は BPD-TED 変換点であることが 明らかにされた。このように,BPD がエピ層/基板界面で TED に変換されたとしても,BPD-TED 変換点 付近まで十分な正孔が供給されると,変換点付近から 1SSF が拡張し,バイポーラ劣化を引き起こす。 文献[92]では,文献[91]と同様の手法を用いて,PN ダイオード内に拡張した 1SSF の起点を分析し,よ り大きな電流密度で,より深くに位置する BPD-TED 変換点から 1SSF の拡張が起こることを実験的に 明らかにした。

基板中の BPD を原因とするバイポーラ劣化を抑制するために、様々な対策が検討されている。文献 [93-98]では、SiC MOSFET に SBD を混載させた構造が提案され、内蔵ダイオードに流れる電流を SBD に流すことで、バイポーラ動作を防ぎ、基板への正孔注入を抑制できることが報告されている。しかし、 製造工程が複雑化するうえ、SBD を混載するための面積ペナルティが発生する。文献[99-101]では、 2000℃程度の熱処理により、基板再表面の BPD を表面から深い位置で TED に変換する欠陥制御技術が 報告されている。これにより、BPD-TED 変換点を基板中のより深い位置に制御できるので、注入された 正孔が届きにくくなる。この際、高温処理により基板表面に荒れが生じるので、表面の平坦度の維持が 求められる。文献[102-103]では、基板とドリフト層の間に少数キャリア寿命の短い層(この場合は高窒素 濃度層)を挿入するエピ積層構造が提案されている。それによると、注入された少数キャリア(この場合 は正孔)が高窒素濃度層で全て再結合するため、基板への正孔注入を防ぐことができる。文献[103]では、 PN ダイオードおいて高窒素濃度層がバイポーラ劣化の抑制に効果的であることを実験的に明らかにし た。キャリア寿命の制御という観点からは、エピ成長中に V や B を N と同時にドーピングすることで、 少数キャリア寿命を短くできる報告もされている[104-105]。

SiC パワーデバイスは適用するアプリケーションによって異なる耐圧仕様が要求され、それに合わせ てドリフト層のエピ仕様が設計されている。表 1-5 に各耐圧仕様における SiC エピ仕様の例とその抵抗 比を示す。表では、文献[106]で報告されている移動度のドナー濃度依存性を用いて単位面積当たりの抵 抗を計算し、3.3 kV 仕様を基準として抵抗の大小を比較した。産業用・電気自動車用の低耐圧(600 V~1.2 kV)仕様のデバイスでは、耐圧を維持するためのエピ層が比較的高濃度で薄く、単位面積当たりの抵抗 が低い。このため、一般的に高耐圧仕様のデバイスに比べて駆動電流密度が大きくなる。図 1-24 に SiC パワーデバイスの駆動電流密度の推移を示す。パワーデバイスそのものの改善、実装技術や冷却技術の 進展等により、電流密度は年々増加している。チップ面積を縮小し、結晶欠陥のチップ含有率を下げる ことで製造歩留を上げ、コスト低減を推進する上でも、デバイスの駆動電流密度の増加は必要である。 ただし、それに伴い、デバイス内部のキャリア密度が増加し、基板への過剰少数キャリア注入量が増加 するため、基板中の BPD を原因とするバイポーラ劣化が起きやすくなる。



図 1-24 SiC パワーデバイスの駆動電流密度の推移

1.8 本研究の動機と目的

カーボンニュートラル実現に向けて、現状の昇華法基板を用いて、結晶欠陥の影響を抑制した信頼性の高い SiC パワーデバイスを開発し、社会実装を進める必要がある。SiC パワーモジュール開発の順序として、まずは比較的製造が容易な SiC SBD の開発を行い Si PND との置き換えを目指した。その後、SiC MOSFET の開発を行い Si IGBT と置き換え、最終的には SiC MOSFET の内蔵ダイオードを使用するダイオードレス構造の実現を目指した。

この一連の開発の中で,SiCパワーデバイスの信頼性向上を目的として,結晶欠陥がSiCパワーデバ イスの電気的特性に及ぼす影響を検討した。具体的には,SiCパワーデバイスの重要な課題である二種 類の結晶欠陥に着目して検討を行った。課題の一つ目は,SBDでの,形態欠陥を原因とした逆方向特性 の劣化である。この課題に対して,デバイス構造を工夫することで形態欠陥の影響を抑制することを試 みた。課題の二つ目は,MOSFETでの,BPDを原因としたバイポーラ劣化である。この課題に対して, 製造プロセスで形成されるBPDに加えて,デバイス試作前からエピ層内に存在するBPDについて,そ れらを起源とするバイポーラ劣化を抑制することを試みた。さらに,多様なアプリケーションで通電信 頼性を担保するため,動作中SiCMOSFETにおける結晶欠陥の挙動を可視化し,電流密度に応じた通電 信頼性モデルを構築することを目指した。

-27-

1.9 本論文の構成

本論文は、全6章で構成される。第1章は序論として、本研究の社会的背景, SiC パワーデバイスの 特長と課題、そして本研究の目的を述べた。2050年カーボンニュートラル実現への貢献を目指し、SiC パワーデバイスの開発が進められていること, SiC は優れたポテンシャルを有しているが, SiC エピ基 板には多種多様な結晶欠陥が存在し、それらが SiC パワーデバイスの電気的特性を劣化させることを示 した。第2章では、大容量 SiC SBD の製造歩留向上を目指し、結晶欠陥の影響を抑制するトレンチ型 SiC SBD についてその効果を検証した。トレンチ構造を適用し、ショットキー接合界面での電界強度を 低減することで、形態欠陥のデバイス特性への影響を抑制した。第3章では、SiC MOSFET の製造プロ セス中に形成される BPD の形成機構を解明し、それを抑制する製造プロセスを開発した。また、開発し たプロセスを適用した SiC MOSFET の通電信頼性を検証した。第4章では、SiC エピ層を伝播する BPD を起源とするバイポーラ劣化現象を解析し、積層欠陥拡張による SiC MOSFET の劣化量を定量的にモデ ル化した。また、導出したモデルを基に、バイポーラ劣化する不良品を出荷前に除外するスクリーニン グ技術を開発した。第5章では、動作中 SiC MOSFET における結晶欠陥の挙動を可視化するために、オ ペランド X線トポグラフィー法を開発した。また、得られた結果から電流密度に応じた通電信頼性モデ ルを構築し、バイポーラ劣化を抑制する SiC エピ設計指針を導出した。第6章では、結論として本研究 で得られた成果を総括し、今後の課題と将来の展望について述べた。これらの研究成果は、SiC パワー デバイスの市場拡大に寄与すると共に、SiC パワーデバイスの研究開発の進展に大きく貢献すると考え る。

参考文献

[1] 経済産業省、"2050年カーボンニュートラルに伴うグリーン成長戦略"、

https://www.meti.go.jp/press/2021/06/20210618005/20210618005.html (2021).

[2] 環境省, "企業の脱炭素経営への取組状況", http://www.env.go.jp/earth/datsutansokeiei.html (2021).

[3] 環境省, "2019年度(令和元年度)の温室効果ガス排出量(確報値)について",

https://www.env.go.jp/press/109480.html (2021).

- [4] 環境省,"地球温暖化対策計画", http://www.env.go.jp/earth/ondanka/keikaku/211022.html (2021).
- [5] 環境省, "1.5℃特別報告書の概要", <u>https://www.env.go.jp/earth/ipcc/6th/</u> (2021).
- [6] 電力中央研究所 調査報告 W93010, "パワー半導体素子の現状と高性能化の課題に関する調査" (1994).
- [7] 富士電機株式会社 富士電機時報, 76, 7 (2003).
- [8] 千葉工業大学研究報告, 62, pp. 23-27 (2015).

[9] Infineon Technologies 社 ニュースリリース, "インフィニオンテクノロジーズが世界初の SiC ショットキダイオードを発売" (2001 年 2 月).

- [10] 富士電機株式会社 ニュースリリース, "業界初「オール SiC モジュール」を適用した大容量メガソ ーラー用パワーコンディショナの発売について" (2014 年 5 月).
- [11] 三菱電機株式会社 ニュースリリース,"三菱ルームエアコン「霧ヶ峰 FZ・Z シリーズ」発売のお 知らせ"(2016 年 8 月).
- [12] 株式会社デンソー ニュースリリース, "燃料電池自動車向けに SiC パワー半導体を量産化" (2020 年 12 月).
- [13] 三菱電機株式会社 ニュースリリース, "フル SiC パワーモジュール適用鉄道車両用インバーター装置を製品化" (2013 年 12 月).
- [14] 株式会社日立製作所 ニュースリリース, "シリコン・カーバイド素子を用いて小型軽量化を図った 直流 1,500V 架線対応の鉄道車両用インバーターを開発" (2012 年 4 月).
- [15] 三菱電機株式会社 ニュースリリース,"世界初,営業車両向け「SiC 適用鉄道車両用補助電源装置」納入のお知らせ"(2013 年 3 月).
- [16] 東日本旅客鉄道株式会社 ニュースリリース, "新型通勤電車(E235系) 量産先行車新造について"(2014年7月).
- [17] 東海旅客鉄道株式会社 ニュースリリース,"次期新幹線車両「N700S」量産車の仕様および 投入計画について"(2019年1月).

[18] K. Sato, H. Kato and T. Fukushima, *in proceedings of the 2018 International Power Electronics Conference*, pp. 3478-3483 (2018).

[19] K. Kimoto, Jpn. J. Appl. Phys. 58, 018002 (2019).

[20] T. Terashima, J. Soc. Mater. Sci., Japan 64, 9, pp. 701-706 (2015).

[21] N. Kaminski and O. Hilt, IET Circuits Devices Syst. 8, 3, pp. 227-236 (2014).

[22] A. Nakagawa, in proceedings of the 18th International Symposium on Power Semiconductor Devices & IC's, pp. 5-8 (2006).

[23] M. Ando, T. Masuda, Y. Mori, A. Shima, N. Tega, T. Miyazaki, S. Hayakawa, T. Ishigaki, T. Morita, Y. Takayanagi, H. Kogure, K. Ogawa, Y. Kono, and K. Ishikawa, *in proceedings of the 2018 20th European*

Conference on Power Electronics and Applications, pp. P.1-P.8 (2018).

[24] T. Ishigaki , S. Hayakawa, T. Murata, T. Masuda, T. Oda, and Y. Takayanagi, *IEEE Trans. Electron Devices* 62, 2, pp. 390–395 (2015).

[25] 二瓶 颯斗, 長洲 正浩, 秋山 悟, 石川 勝美, 電気学会論文誌D (産業応用部門誌), 141 巻, 7 号, pp. 532-541 (2021).

[26] 松波弘之,大谷昇,木本恒暢,中村孝,"半導体 SiC 技術と応用 第2版",日刊工業新聞社,p.3,p.5, p. 10, p. 12, p. 17, pp. 213-219, pp. 220-226, p. 250, p. 254 (2011).

- [27] P. T. B. Shaffer, Acta Cryst. B25, pp. 477-488 (1969).
- [28] M. Skowronski and S. Ha, J. Appl. Phys. 99, 011101 (2006).
- [29] O.Madelung ed., Data in Science and Technology, semiconductors, Group IV Elements and III-V
- Compounds, Springer-Verlag, p. 15, p. 49, p. 53, p. 86 (1991).
- [30] B. Jayant Baliga, Fundamentals of Power Semiconductor Devices, Springer, Cham, p. 24 (2019).
- [31] G. Sabui, P. J. Parbrook, M. Arredondo-Arechavala, and Z. J. Shen, AIP Advances 6, 055006 (2016).

[32] 富士通株式会社 ニュースリリース, "次世代携帯基地局増幅器向け HEMT の開発に成功" (2005 年 12 月).

[33] 住友電気工業株式会社 特集, "5G 時代を支える電子デバイス。挑戦の軌跡と展望。", p. 1 (2005).

- [34] A.G. Acheson, Engl. Pat. 17911 (1892).
- [35] J. A. Lely, Ber. Deut. Keram. Ges. 32, 229 (1955).
- [36] Y. M. Tairov and V. F. Tsvetkov, J. Cryst. Growth 43, pp. 209-212 (1978).
- [37] T. Ujihara, S. Munetoh, K. Kusunoki, K. Kamei, N. Usami, K. Fujiwara, G. Sazaki, and K. Nakajima, *Mater*. *Sci. Forum* 457-460, pp. 633-636 (2004).
- [38] A. Ellison, B. Magnusson, B. Sundqvist, G. Pozina, J. P. Bergman, E. Janzén, and A.Vehanen, *Mater. Sci. Forum* 457-460, pp. 9-14 (2004).
- [39] T.Kimoto, Jpn. J. Appl. Phys. 54, 040103 (2015).

[40] J. Senzaki, S. Hayashi, Y. Yonezawa, and H. Okumura, *in proceedings of the International Reliability Physics Symposium*, pp. 3B.3 (2018)

[41] Y. Sugawara, M. Nakamori, Y.-Z. Yao, Y. Ishikawa, K. Danno, H. Suzuki, T. Bessho, S. Yamaguchi, K. Nishikawa, and Y. Ikuhara, *Appl. Phys. Express* 5, 081301 (2012).

[42] H. Sako, T. Yamashita, K. Tamura, M. Sasaki, M. Nagaya, T. Kido, K. Kawata, T.Kato, K. Kojima, S.

Tsukimoto, H. Matsuhata, and M. Kitabatake, Mater. Sci. Forum 778-780, pp. 370-373 (2014).

[43] J. Takahashi and N. Ohtani, Phys. Status Sol. (b) 202, pp. 163-165 (1997).

[44] R. Hattori, R. Shimizu, I. Chiba, K. Hamano, and T. Oomori, *Mater. Sci. Forum* 615-617, pp. 129-132 (2009).

[45] 一般社団法人電子情報技術産業協会, JEITA EDR-4712/100, "SiC ウェーハの結晶欠陥の非破壊検査 方法(Part 1: 結晶欠陥の分類)"(2016).

- [46] M. H. Hong, A. V. Samant, and P. Pirouz, Philos. Mag. 80, 919 (2000).
- [47] X. J. Ning and P. Pirouz, J. Mater. Res. 11, 4 (1996).
- [48] F. Bernardini and L. Colombo, Phys. Rev. B. 72, 085215 (2005).
- [49] P. K. Sitch, R. Jones, S. Öberg, and M. I. Heggie, *Phys. Rev. B* 52, pp. 4951–4955 (1995).

- [50] A. T. Blumenau, C. J. Fall, R. Jones, M. I. Heggie, P. R. Briddon, T. Frauenheim, and S. Öberg, *J. Phys.: Condens. Matter* 14, 12741 (2002).
- [51] T. Miyanagi, H. Tsuchida, I. Kamata, T. Nakamura, K. Nakayama, R. Ishii, and Y.Sugawara, *Appl. Phys. Lett.* 89, 062104 (2006).
- [52] K.X. Liu, X. Zhang, R. E. Stahlbush, M. Skowronski, and J. D. Caldwell, *Mater. Sci. Forum* 600-603, pp. 345-348 (2009).
- [53] T. Katsuno, Y. Watanabe, H. Fujiwara, M. Konishi, T. Yamamoto, and T. Endo, *Jpn. J. Appl. Phys.* 50, 04DP04 (2011).
- [54] T. Kimoto, N. Miyamoto, and H. Matsunami, IEEE Trans. Electron Devices 46, 3, pp. 471-477 (1999).
- [55] T. Katsuno, Y. Watanabe, H. Fujiwara, M. Konishi, H. Naruoka, J. Morimoto, T. Morino, and T. Endo, *Appl. Phys. Lett.* 98, 222111 (2011).
- [56] M Syväjärvi, R Yakimova, and E Janzén, J. Cryst. Growth 236, pp. 297-304 (2002).
- [57] H. Lendenmann, F. Dahlquist, N. Johansson, R. Söderholm, P. A. Nilsson, J. P. Bergman, and P. Skytt,
- Mater. Sci. Forum 353-356, pp. 727-730 (2001).
- [58] J. P. Bergman, H. Lendenmann, P. A. Nilsson, U. Lindefelt, and P. Skytt, *Mater. Sci. Forum* 353–356, pp. 299-302 (2001).
- [59] J. D. Weeks, J. C. Tully, and L. C. Kimerling, Phys. Rev. B 12, 3286 (1975).
- [60] H. Sumi, Phys. Rev. B 29, 4616 (1984).
- [61] A. Galeckas, J. Linnros, and P. Pirouz, Phys. Rev. Lett. 96, 025502 (2006).
- [62] A. Iijima, I. Kamata, H. Tsuchida, J. Suda, and T. Kimoto, Phi. Mag. 97, pp. 2736-2752 (2017).
- [63] T. Kimoto and H. Watanabe, Appl. Phys. Express 13, 120101 (2020).
- [64] S. Hayashi, T. Yamashita, J. Senzaki, M. Miyazato, M. Ryo, M. Miyajima, T. Kato, Y. Yonezawa1, K.
- Kojima, and H. Okumura, Jpn. J. Appl. Phys. 57 04FR07 (2018).
- [65] T. Tawara, S. Matsunaga, T. Fujimoto, M. Ryo, M. Miyazato, T. Miyazawa, K. Takenaka, M. Miyajima, A.
- Otsuki, Y. Yonezawa, T. Kato, H. Okumura, T. Kimoto, and H. Tsuchida, J. Appl. Phys. 123, 025707 (2018).
- [66] A. Iijima and T. Kimoto, J. Appl. Phys. 126, 105703 (2019).
- [67] M. A. Capano, S. Ryu, M. R. Melloch, J. A. Cooper Jr., and M. R. Buss, *J. of Electron. Mater.* 27, pp. 370–376 (1998).
- [68] T. Kimoto, O. Takemura, H. Matsunami, T. Nakata, and M. Inoue, *J. of Electron. Mater.* 27, pp. 358–364 (1998).
- [69] T. Kimoto, N. Miyamoto, A. Schöner, A. Saitoh, H. Matsunami, K. Asano, and Yoshitaka Sugawara, *J. Appl. Phys.* 91, 4242 (2002).
- [70] 大野 俊之, "エピタキシャル成長したパワーデバイス用 4H-SiC の結晶欠陥評価とその制御に関する研究",東京工業大学博士論文 (2006).
- [71] M. S. Janson, M. K. Linnarsson, A. Hallén, B. G. Svensson, N. Nordell, and H. Bleichner, *Appl. Phys. Lett.* 76, pp. 1434-1436 (2000).
- [72] H. Bracht, N. A. Stolwijk, M. Laube, and G. Pensl, Appl. Phys. Lett. 77, pp. 3188–3190 (2000).
- [73] Y. Negoro, T. Kimoto, and H. Matsunami, J. Appl. Phys. 98, 043709 (2005).
- [74] 津屋 英樹, "超LSIプロセス制御工学", 丸善出版株式会社, pp. 98-108 (1995).

[75] T. Kimoto, A. Itoh, H. Matsunami, T. Nakata, and M. Watanabe, *J. Electron. Mater.* 24, pp. 235–240 (1995).
[76] T. Kimoto, A. Itoh, H. Matsunami, T. Nakata, and M. Watanabe, *J. Electron. Mater.* 25, pp. 879–884 (1996).
[77] T. Kimoto, K. Kawahara, H. Niwa, N. Kaji, and J. Suda, *in proceedings of the 2014 International Workshop on Junction Technology*, pp. 1-6 (2014).

- [78] M. V. Rao, P. Griffiths, O. W. Holland, G. Kelner, J. A. Freitas, Jr., D. S. Simons, P. H. Chi, and M. Ghezzo, *J. Appl. Phys.* 77, 2479 (1995).
- [79] T. Kimoto, N. Inoue, and H. Matsunami, Phys. Stat. Sol. (a) 162, pp. 263-276 (1997).
- [80] T. Ohno, and N. Kobayashi, J. Appl. Phys. 89, 933 (2001).
- [81] T. Ohno, N. Kobayashi, J. Appl. Phys. 91, 4136 (2002).
- [82] P. O. Å. Persson, L. Hultman, M. S. Janson, A. Hallén, and R. Yakimova, J. Appl. Phys. 93, 9395 (2003).
- [83] J. Wong-Leung, M. K. Linnarsson, B. G. Svensson, and D. J. H. Cockayne, Phys. Rev. B 71, 165210 (2005).
- [84] S. Ha, P. Mieszkowski, M. Skowronski, and L.B. Rowland, J. Cryst. Growth 244, pp. 257-266 (2002).
- [85] T. Ohno, H. Yamaguchi, S. Kuroda, K. Kojima, T. Suzuki, and K. Arai, J. Cryst. Growth 271, 1 (2004).
- [86] X. Zhang, S. Ha, Y. Hanlumnyang, C. H. Chou, V. Rodriguez, M. Skowronski, J. J. Sumakeris, M. J. Paisley, and M. J. O'Loughlin, *J. Appl. Phys.* 101, 053517 (2007).
- [87] N. Zhang, Y. Chen, Y. Zhang, M. Dudley, and R. E. Stahlbush, Appl. Phys. Lett. 94, 122108 (2009).
- [88] X. Zhang, M. Nagano, and H. Tsuchida, Mater. Sci. Forum 679-680, pp. 306-309 (2011).
- [89] J. J. Sumakeris, J. P. Bergman, M. K. Das, C. Hallin, B. A. Hull, E. Janzen, H. Lendenmann, M. J.
- O'Loughlin, M. J. Paisley, S. Ha, M. Skowronski, J. W. Palmour, and C. H. Carter Jr., *Mater. Sci. Forum* 527-529, pp. 141-146 (2006).
- [90] 昭和電工株式会社 ニュースリリース,"第2世代高品質パワー半導体用 SiC エピウェハーを開発" (2019 年 8 月).
- [91] K. Konishi, S. Yamamoto, S. Nakata, Y. Nakamura, Y. Nakanishi, T. Tanaka, Y. Mitani, N. Tomita, Y. Toyoda, and S. Yamakawa, *J. Appl. Phys.* 114, 014504 (2013).
- [92] S. Hayashi, T. Yamashita, J. Senzaki, T. Kato, Y. Yonezawa, K. Kojima, and H. Okumura, *Appl. Phys. Express* 12, 051007 (2019).
- [93] T. Kimoto, H. Yoshioka, and T. Nakamura, *in proceedings of the 1st IEEE Workshop on Wide Bandgap Power Devices and Applications*, S10.1 (2013).
- [94] C. T. Yen, C. C. Hung, H. T. Hung, L. S. Lee, C. Y. Lee, T. M. Yang, Y. F. Huang, C. Y. Cheng, and P. J. Chuang, *in proceedings of the 27th International Symposium on Power Semiconductor Devices & IC's*, pp. 265-268 (2015).
- [95] W. Sung and B. J. Baliga, IEEE Electron Devices Lett. 37, 1605 (2016).
- [96] K. Kawahara, S. Hino, K. Sadamatsu, Y. Nakao, Y. Yamashiro, Y. Yamamoto, T. Iwamatsu, S. Nakata, S. Tomohisa, and S. Yamakawa, *in proceedings of the 29th International Symposium on Power Semiconductor Devices & IC's*, pp. 41-44 (2017).
- [97] Y. Kobayashi, N. Ohse, T. Morimoto, M. Kato, T. Kojima, M. Miyazato, M. Takei, H. Kimura, and S. Harada, *in proceedings of the 2017 IEEE International Electron Devices Meeting*, 9.1.1 (2017).
- [98] H. Shimizu, N. Watanabe, T. Morikawa, A. Shima, and N. Iwamuro, Jpn. J. Appl. Phys. 59, 026502 (2020).
- [99] N. A. Mahadik, R. E. Stahlbush, E. A. Imhoff, M. J. Tadjer, G. E. Ruland, and C. A. Affouda, Mater. Sci.

Forum 858, pp. 233-236 (2016).

- [100] Y. Sudoh, M. Kitabatake, and T. Kaneko, Mater. Sci. Forum 1004, pp. 401-407 (2020).
- [101] N. Yabuki, S. Torimi, S. Nogami, M. Kitabatake, T. Kaneko, Mater. Sci. Forum 858, pp. 719-722 (2016).
- [102] N. A. Mahadik, R. E. Stahlbush, M. G. Ancona, E. A. Imhoff, K. D. Hobart, R. L. Myers-Ward, C. R. Eddy
- Jr, D. K. Gaskill, and F.J. Kub, Appl. Phys. Lett. 100, 042102 (2012).
- [103] T. Tawara, T. Miyazawa, M. Ryo, M. Miyazato, T. Fujimoto, K. Takenaka, S. Matsunaga, M. Miyajima, A.
- Otsuki, Y. Yonezawa, T. Kato, H. Okumura, T. Kimoto, and H. Tsuchida , J. Appl. Phys. 120, 115101 (2016).
- [104] T. Miyazawa, T. Tawara, R. Takanashi, and H. Tsuchida, Appl. Phys. Express 9, 111301 (2016).
- [105] A. Yang, K. Murata, T. Miyazawa, T. Tawara, and H. Tsuchida, J. Appl. Phys. 126, 055103 (2019).
- [106] W. J. Shatter, H.S. Kong, G.H. Negley, and J.W. Palmour, Inst. Phys. Conf. Ser. 137, pp. 155-158 (1994).

1. 序論

2. 結晶欠陥の影響を抑制する SiC デバイス構造

2.1 緒言

第2章では、デバイス構造の面から結晶欠陥の影響を抑制する方法を検証した。具体的には、大容量 SiC SBD の製造歩留向上を目指し、トレンチ構造についてその効果を検証した。SiC エピ基板表面には 凹凸を伴う形態欠陥が存在し、素子の中にそれが含まれるとショットキー接合界面での電界強度が増加 し、逆方向リーク電流が増加する。特に、市場の大きい電気自動車や鉄道などの用途に適用される素子 は大容量であり、大きなチップ面積が必要であるため、結晶欠陥が含まれる確率が高くなる。よって、 大容量化を試みると素子の製造歩留が急激に低下してしまう。このため、大容量 SiC SBD の製造歩留を 向上させるためには、デバイス構造を工夫してショットキー接合界面での電界強度を低減し、結晶欠陥 の影響を抑制する必要がある。そこで、トレンチ構造について、デバイス内部の電界を設計・制御する ことで逆方向リーク電流の低減を試みた。

2.2 SiC SBD の物理モデル

半導体と金属を接触させると、半導体の電子親和力と金属の仕事関数の差により半導体と金属の界面 にショットキー障壁が生じる。半導体の不純物濃度が比較的低い場合には、生じるショットキー障壁に より接合界面(ショットキー接合界面)は整流性を持つ。この特性を利用したデバイスが SBD である。 図 2-1 に n型 SiC と金属のエネルギーバンド図を示す。



図 2-1 n型 SiC と金属のエネルギーバンド図

SBD において、ショットキー接合界面での電流輸送の物理モデルは3つある。電子が持つ熱エネルギーによりショットキー障壁を超える熱電子放出(TE: Thermionic Emission)、熱エネルギーがトンネル効果をアシストする熱電界放出(TFE: Thermionic Field Emission)、そしてショットキー接合界面に強い電界が加えられ、ポテンシャル障壁が薄くなることでトンネル電流が発生する電界放出(FE: Field Emission)である。SiC の SBD は順方向電流は熱電子放出モデルで、逆方向リーク電流は熱電界放出モデルで決まり、それぞれ以下のように表せる[1-3]。

【順方向電流】

$$J = A^* T^2 \exp\left(-\frac{q\varphi_B}{kT}\right) \left[\exp\left(\frac{qV}{nkT}\right) - 1\right] \qquad \dots (2.1)$$

【逆方向リーク電流】

$$J = \frac{A^* T q \hbar F}{k} \sqrt{\frac{\pi}{2mkT}} \exp\left[-\frac{1}{kT} \left(q \varphi_B - \frac{(q \hbar F)^2}{24m(kT)^2}\right)\right] \dots (2.2)$$

(2.1)式において、A*はリチャードソン定数、Tは絶対温度、qは素電荷、q φ_B はショットキー障壁高さ、 kはボルツマン定数、Vは接合間に印可される順電圧、nはショットキー接合界面の理想係数である。4H-SiC のリチャードソン定数は 146 A/cm²K² である[1]。ここで、n値は電流-電圧特性の片対数表示の傾き から求められ、1 に近いほど理想的な界面を表す。ショットキー障壁高さが不均一である場合、半導体 表面に凹凸がある場合、界面のラフネスが大きい場合などでは、n値が大きくなり、漏れ電流が大きく なる。(2.2)式において、h はプランク定数、F はショットキー接合界面での電界強度、m は電子の有効質 量である。図 2-2 に SiC SBD における逆方向リーク電流のショットキー接合界面電界強度依存性を示す [1]。逆方向リーク電流はショットキー接合障壁、温度、界面の電界の強さに強く依存する[2-4]。ショッ トキー障壁高さは逆方向リーク電流特性が、デバイスを適用するアプリケーションの要求仕様を満たす ように設計される。SiC SBD では n 型 SiC とのショットキー障壁高さが 1.2 eV 程度の Ti が使用される ことが多い。



図 2-2 逆方向リーク電流のショットキー接合界面電界強度依存性(文献[1])

2.3 SiC SBD の大容量化に関する課題

大容量 SiC SBD では、デバイスの機能部分であるアクティブ領域に pn 接合領域とショットキー接合 領域が混在した、JBS(Junction Barrier Schottky)構造が一般的に採用されている[5-7]。従来 JBS 構造の断 面模式図と電界強度分布を図 2-3 に示す。JBS 構造は SiC エピ層表面に p+領域が配置された構造になっ ており、アノード電極と接している p+領域以外のエピ層はショットキー接合を形成している。p+領域は 紙面奥行き方向につながった領域であり、ストライプ状に配置されている。順方向動作時はショットキ ー接合部で電子電流が流れ、電子電流のみで動作するユニポーラデバイスである。逆方向動作時は、ス トライプ状に配置された p+領域の pn 接合部分から空乏層が広がり、SiC エピ層とアノード電極間のシ ョットキー接合界面の下の領域をピンチオフする。ショットキー接合界面は空乏層で覆われ、ショット キー接合界面が高電界に晒されるのを阻止するため、図 2-3 の右側に示すようにショットキー接合界面 の電界が低減でき、逆方向リーク電流が抑制できる。電界強度の最大値は p+領域の下層付近に位置し、 これが SiC の最大電界強度から十分低くなるように設計される。JBS 構造において、p+領域の幅、ショ ットキー接合領域の幅、そしてそれらのピッチは重要な設計パラメータである。ショットキー接合領域 の幅が小さすぎる場合、逆方向動作時は空乏層が十分にショットキー接合界面を覆ってリーク電流を抑
制するが、順方向動作時は電流経路が狭くなるためオン電圧が増加する。一方、ショットキー接合領域の幅が大きすぎる場合、順方向動作時は電流経路が十分に確保されるが、逆方向動作時は空乏層の広がりが不十分であるためリーク電流が増加する。このように、逆方向リーク電流とオン電圧はトレードオフの関係であり、JBS構造の効果を発揮するためには、要求される仕様を満たす最適な設計が必要である。



図 2-3 従来 JBS 構造の断面模式図と電界強度分布

図 2-4 に従来 JBS ダイオードの(a) 逆方向特性,(b) 耐圧度数分布を示す。試作したデバイスは従来 JBS 構造の SiC SBD で,エピ濃度と膜厚は 2×10¹⁶ cm³,8µm であり,耐圧と電流容量は 600 V,50 A で ある。耐圧は逆方向動作時のリーク電流密度が 1 mA/cm² となる電圧とした。耐圧不良素子の代表的な 特性を図 2-5 に示す。図 2-5 中の破線は整流特性がなく純粋な抵抗となっている完全不良(ショート不良) の,実線は整流特性は見られるが逆方向リーク電流が大きく,110 V で不良となるリーク不良の特性で ある。本試作では良品率が約 60%で,ショート不良とリーク不良がそれぞれ 18%,30%程度であり,リ ーク不良の割合が一番大きかった。別の試作では,従来 JBS ダイオードのリーク不良に着目し,その原 因を分析したところ,リーク不良の約 60%が表面に凹凸を伴う形態欠陥に起因する不良であった。図 2-6 には,形態欠陥の例を示す。図 2-6 (a)(b)はそれぞれポリタイプインクルージョンとパーティクルであ り,ともにエピ成膜中に発生するパーティクルを成因とする。図 2-7 (a)(b)はポリタイプインクルージョ ンとパーティクルを素子領域内に含む従来 JBS ダイオードに着目し,その耐圧をそれらの結晶欠陥を含 まない場合と比較した結果である。ポリタイプインクルージョンとパーティクルを素子領域内に含む場 合,逆方向リーク特性が大きくなり,耐圧が著しく低下してしまう。

このように、JBS 構造を用いてショットキー接合界面の電界強度を下げているにも関わらず、形態欠陥を原因とするリーク不良が発生し、それが製品歩留を下げる。技術革新による SiC エピ基板の高品質 化は着実に進むが、大容量 SiC SBD の製造歩留向上を加速するために、形態欠陥の影響を抑制する必要 がある。そこで、本研究では、デバイス構造を工夫してショットキー接合界面での電界強度を低減する ことで、リーク不良の更なる低減を検証した。



図 2-4 従来 JBS ダイオードの(a) 逆方向特性と(b) 耐圧度数分布



図 2-5 耐圧不良素子の代表的な逆方向特性



図 2-6 形態欠陥の例 (a) ポリタイプインクルージョン (b)パーティクル



図 2-7 形態欠陥を素子領域内に含まない/含む,従来 JBS ダイオードの耐圧特性の比較。 (a) ポリタイプインクルージョンについての比較 (b)パーティクルについての比較

2.4 ショットキー接合界面における電界強度の低減方法

ショットキー接合界面の電界強度を低減する方法として,表 2-1 の3つの方法が考えられる。①ドリフト層を低濃度化する方法,②p+領域をショットキー接合界面からより深く形成する方法,③トレンチJBS構造を適用する方法である。例えば,ショットキー接合界面での電界強度を約 1/3 とする場合を想定して,コストとオン電圧の観点で比較した。

	従来	方法①	方法②	方法③	
		ドリフト層を低濃度化	p+領域を深く形成	トレン チ JBS構造を適用	
素子断面 概略図 (逆電圧 印加時)	アノード電極 マ 空芝層 n-ドリフト層 n+基板 カソード電極			VV ×	
コスト	基準	約40%増加 (epiコスト)	約40%増加 (プロセスコスト [8])	約2%増加 (プロセスコスト [8])	
オン 電圧	1.6V程度	40∨≧	1.9V程度	1.9V程度	

表 2-1 ショットキー接合界面の電界強度を低減する方法

方法①は、目標達成のために SiC エピ層の濃度が約 1×10¹⁴ cm⁻³、膜厚は約 30 μm が必要となり、厚膜 化のためコストが約 40%増加する。また、オン電圧が 80 V を越えるため現実的ではない。方法②は、 従来の p+深さよりも 1.0 μm 程度深くに p+領域を形成することで目標を達成できる。しかし、この程度 まで深い領域に p+領域を形成しようとすると、高エネルギーの特殊なイオン注入装置が必要であり、注 入に必要な時間も長くなるため、約 30%コストが増加する[8]。また、順方向動作時に、流れる電流経路 が従来構造よりも制限されるため、オン電圧が増加する。方法③は、トレンチを加工するコスト増加は あるが、割合として 2%程度と小さい[8]。また、方法②と同様にオン電圧は増加するが、デバイス設計 パラメータの調整でオン電圧増加の抑制が期待できる。 そこで、低コストでショットキー接合界面の電界強度を効果的に低減できる方法③のトレンチ JBS 構造のいて検討し、その効果を検証した。図 2-8 にトレンチ JBS 構造の断面模式図と電界強度分布を示す。先行研究として矩形状のトレンチ JBS 構造を適用したダイオードについて報告がなされていたが、本研究では台形状のトレンチ JBS 構造を採用した[9-10]。台形状にすることで、トレンチ側面に p+領域が形成でき、空乏層が側面の p+領域から広がるので、図 2-8 の右側に示すように、より効果的にショットキー接合界面の電界強度を低減できる。



図 2-8 トレンチ JBS 構造の断面模式図と電界強度分布

2.5 実験方法

トレンチ JBS 構造の電界低減効果をシミュレーションで検証した。シミュレーションには Silvaco 社 のプロセスシミュレータ ATHENA と、デバイスシミュレータ ATLAS を用いた。図 2-9 にシミュレーシ ョンに用いた構造の断面模式図を示す。SiC 基板の濃度は 5×10^{18} cm⁻³程度であるが、電界強度の計算時 には簡略化のために省略した。SiC エピ層の濃度と膜厚は 2×10^{16} cm⁻³ 8 µm とし、ショットキー障壁の 高さは Ti を想定して 1.2eV とした。表 2-2 と図 2-10 に p 型半導体領域の Al 注入条件と Al 深さプロフ ァイルを示す。トレンチの長手方向は、SiC エピ基板の(1120)方向に直交し、ユニットセルを 10 µm と した。衝突イオン化係数は文献[11]の値を用い、計算の収束性を向上するために温度を 700 K と設定し た[1]。従来 JBS 構造及びトレンチ JBS 構造において、ショットキー接合領域幅 (L_{SBD}), PN 接合領域 幅 (L_{PN})、トレンチの深さ、およびトレンチ側壁のテーパー角度(θ)のデバイス設計パラメータを用 いて電界強度とオン電圧を計算した。

600 V/ 50 A 級の従来 JBS ダイオードとトレンチ JBS ダイオードを試作した。4 度オフの Si 面 SiC 基 板上に,濃度と膜厚が 2×10¹⁶ cm⁻³, 8 µm のエピ膜が成膜された SiC エピ基板を使用した。L_{SBD}とL_{PN}は それぞれ 1.1 µm と 1.0 µm とした。トレンチの深さは 1.0 µm とした。トレンチ JBS 構造の場合,従来 JBS 構造と比較してより深い位置に p+領域が形成される。ショットキー電極はショットキー障壁が 1.2 eV 程度となる Ti を使用した。デバイスは、アクティブ領域と、アクティブ領域を取り囲むように形成 されたターミネーション領域からなる。順方向動作時はアクティブ領域に電流が流れ、逆方向動作時は ターミネーション領域から空乏層が広がり、電極終端部での電界集中を緩和することで耐圧を保持する。 理想的な耐圧はエピ層の濃度と膜厚によって決定されるが[11]、ターミネーション領域を設けない場合 は電極終端で電界集中が起こり、耐圧が低下してしまう[12]。ターミネーション領域は、アクティブ領 域を帯上に囲んで p+領域を配置する JTE(Junction Termination Extension)構造[13], リング状に複数本 p+ を配置する FLR(Field Limiting Ring)構造[14]があり,本研究では JTE 構造を適用した。試作したデバイ スのチップサイズは 4 mm□で,アクティブ面積は 0.11 cm² とした。順方向動作時の電流密度 435 A/cm² を定格と定義すると,定格容量 50 A である。p 型半導体領域の Al 注入条件と Al 深さプロファイルは表 2-2 と図 2-10 に示した通りである。

トレンチ JBS ダイオードの試作プロセスを図 2-11 に示す。トレンチはプラズマエッチング装置を用 いたドライエッチング法により加工され、その後 p+領域がイオン注入によって形成される。p+領域を形 成する前にトレンチ加工工程を入れることで、トレンチ加工に使用するマスクはそのまま p+領域形成 時にも使用できる。このため、従来 JBS 構造に追加するプロセスはトレンチ加工の1工程のみである。 トレンチ加工は、トレンチ底面の幅が SiC エピ層表面のトレンチ幅よりも小さくなり、トレンチの側面 がテーパー角度を持つように条件を選定した。テーパー角度のあるトレンチ形状のため、一度のイオン 注入でトレンチ側面にも p+領域が形成可能である。



Cathode (Ohmic)

図 2-9 シミュレーションに用いた構造 (断面模式図)

表 2-2 p 型半導体領域の Al 注入条件

Energy (keV)	Dose (cm ⁻²)
50	4.0×10^{13}
100	6.0×10^{13}
150	8.0×10^{13}
250	1.0×10^{14}



図 2-10 p 型半導体領域の Al 深さプロファイル





2.6 トレンチ JBS 構造による電界低減効果

図 2-12 に従来 JBS 構造における,逆方向電圧とショットキー接合界面の電界強度*E*_sの関係を示す。 この計算結果から,*E*_sは逆方向電圧に応じて高くなることがわかる。例えば,逆方向電圧 600 V での*E*_s を,逆方向電圧 100 V での*E*_sである 0.2 MV/cm 以下に低減することで,従来 JBS 構造において耐圧 100 V 程度のリーク不良品(図 2-5 の実線)を良品化できると考えられる。

トレンチ側面の p+領域の形状は θ によって異なるため空乏層の広がりも変化する。よって, E_S は θ に 強く依存すると考えられる。そこで E_S について,その低減効果が高い θ 条件を探索した。この際, L_{SBD} と トレンチ深さを 1.0 µm とし,600V の逆電圧を印加した際の E_S の θ 依存性を計算した。計算結果を図 2-13 に示す。 θ が 86°よりも小さい場合は、PN 接合領域のショットキー接合界面からの深さは θ とともに 増加する。このため、 E_S は θ とともに減少する。 θ が 86°よりも大きい場合,基板表面に対して垂直方向 のイオン注入では、トレンチ側面の p+領域が形成され難くなる。このため、 E_S は θ とともに著しく増加 する。図 2-13 から、80° $\leq \theta < 90$ °とすることで、 E_S を従来 JBS 構造から約 1 桁低減可能である。 θ を 86° とした場合、従来 JBS 構造とトレンチ JBS 構造における E_S はそれぞれ 0.61 MV/cm と 0.075 MV/cm であ り、トレンチ JBS 構造による電界低減効果が試算できた。従来 JBS 構造とトレンチ JBS 構造の SiC 内 部の電界計算結果を図 2-14 に示す。 θ を 86°とし、 L_{SBD} とトレンチ深さを 1.0 µm とし、逆方向に 700 V 印可した際の電界を計算した。ここでは、逆方向の電圧は 600 V ではなく 700 V と設定した。トレンチ JBS 構造では、従来 JBS 構造と比較して、ショットキー接合界面での電界強度が小さいことがわかる。 これは、より深くに形成された p+領域に加えて、トレンチ側面の p+領域から広がる空乏層により、効 果的にショットキー接合界面での電界強度を低減しているためである。



図 2-12 従来 JBS 構造における逆方向電圧とショットキー接合界面の電界強度Esの関係



Bevel angle (θ) of a tapered trench sidewall (deg)

図 2-13 600V の逆電圧を印加した際のEsのの依存性



図 2-14 従来 JBS 構造とトレンチ JBS 構造の SiC 内部の電界計算結果。θを 86°とし、L_{SBD}とトレン チ深さを 1.0 μm とし、逆方向に 700 V 印可した際の電界分布。

続いて、L_{SRD}、L_{PN}、トレンチの深さのデバイス設計パラメータを用いて電界強度とオン電圧を計算し た。オン電圧は順方向動作時の電流密度が 400 A/cm²となるアノード電極とカソード電極間の電圧で定 義した。図 2-15 に E_s とオン電圧のトレードオフを示す。 θ を 86°とし、 L_{SBD} とトレンチ深さを図中に示 す値に設定し、逆方向に 600 V 印可した際のEsを計算した。LSBDを小さくすると、トレンチの側面に形 成された p+領域が互いに近くなるため、ショットキー接合界面は PN 接合から広がる空乏層により効果 的に保護される。このため、L_{SBD}を小さくするとEsは小さくなる。それと同時に、順方向動作時の電流 経路は狭まるため、PN 接合部間の抵抗(チャネル抵抗)が大きくなり、オン電圧が増加する。一方、L_{SBD} を大きくすると、PN 接合部の間隔が広がるため、ショットキー接合界面は PN 接合から広がる空乏層で 十分に保護されなくなる。このため、L_{SBD}を大きくするとE_sは大きくなる。それと同時に、順方向動作 時の電流経路は広がるため、チャネル抵抗が小さくなりオン電圧が減少する。L_{SBD}が十分に大きい場合、 チャネル抵抗が飽和するためにオン電圧の減少も飽和する。このように、Esとオン電圧はトレードオフ の関係であり、目的のデバイス仕様に合わせて設計パラメータを適切に選定する必要がある。従来 JBS 構造とトレンチ JBS 構造においてL_{SBD}が等しい場合,従来 JBS 構造に比べてトレンチ JBS 構造はより 深い PN 接合位置と大きなチャネル抵抗を持つため、Ecは低減できるがオン電圧は増加する。図 2-15 に 示すように、トレンチ深さが 2.0 µm と 1.0 µm の場合のEsは大差ない。これは、トレンチ側面に形成さ れた PN 接合から広がる空乏層によるEs低減効果が飽和するためである。従って、トレンチ深さ 1.0 μm でEsの低減効果が十分あり,それ以上深くする必要はない。



Elecule field (MV/cill)

図 2-15 E_s とオン電圧のトレードオフの関係。 E_s は逆方向電圧を 600 V とし、オン電圧は電流密度 が 400 A/cm²となる電圧で計算した。

2.7 トレンチ JBS ダイオードの電気的特性と製造歩留向上効果

図 2-16 にドライエッチング後のトレンチ加工形状の断面 SEM 像を示す。表 2-3 に示す条件を選定す ることで、3 インチ面内のトレンチ形状のθを 85°から 87°の間で保ち、安定して加工することができた。 図 2-17 に試作した従来 JBS とトレンチ JBS ダイオードの室温での順方向微小電流-電圧特性を示す。従 来 JBS とトレンチ JBS ダイオードにおいて、(2.1)式から求めたショットキー障壁高さ*φ*B はそれぞれ 1.17 eV と 1.21 eV であった。また、理想係数nは、それぞれ 1.02 と 1.04 であった。トレンチ JBS ダイオード は従来 JBS ダイオードと同等の特性を示した。図 2-18 に試作した従来 JBS とトレンチ JBS ダイオード の室温での逆方向電流-電圧特性を同じウエハで試作した PN ダイオードの特性と合わせて示す。ここ で、100 V から 200 V にかけて徐々に減少する電流は測定器のノイズによるものである。600 V での逆 方向リーク電流は、従来 JBS とトレンチ JBS ダイオードでそれぞれ 1.8×10⁶ A/cm² と 2.5×10⁸ A/cm² で あり、トレンチ JBS ダイオードは従来 JBS 構造に比べて逆方向リーク電流が約 2 桁小さい。また、従来 JBS ダイオードの逆方向リーク電流は PN ダイオードに比べて大きいが、トレンチ JBS ダイオードでは 逆方向リーク電流は 400 V 以下で PN ダイオードと同等である。従って、トレンチ JBS 構造により *E*sを 低減することで、ショットキー接合界面の逆方向リーク電流が効果的に抑制されたと考える。先行研究 [9-10]とは、デバイス構造や SiC エピ仕様が異なるため直接比較することができないが、エピ仕様の差 を考慮すると、同等程度に逆方向リーク電流が抑制されている。

図 2-19 に試作した従来 JBS とトレンチ JBS ダイオードの室温での順方向電流-電圧特性を示す。オン 電圧は、従来 JBS とトレンチ JBS ダイオードでそれぞれ 1.5 V と 2.1 V であった。試作したトレンチ JBS ダイオードはL_{SBD}とL_{PN}が 1.1 µm と 1.0 µm, トレンチの深さが 1.0 µm であり、この設計パラメータでは チャネル抵抗増加に伴いオン電圧が従来 JBS 構造と比べて 1.4 倍となった。表 2-4 にシミュレーション と実験で得られたオン電圧の比較を示す。シミュレーションでは、ユニットセルを 10 µm としており、 実際に試作したデバイスと寸法が異なる。しかし、シミュレーションにおいて、トレンチ JBS 構造は従 来 JBS 構造と比べてオン電圧が 1.2 倍となり、これは実験で得られた 1.4 倍とおおよそ一致した。従っ て、デバイス設計パラメータを最適化することで、従来 JBS ダイオードに比べて逆方向リーク電流が小 さく、かつオン電圧の増加を抑制したトレンチ JBS ダイオードを実現できる見通しを得た。

図 2-20 に試作した 600 V/ 50 A の従来 JBS とトレンチ JBS ダイオードの耐圧度数分布を示す。従来 JBS ダイオードでは逆方向リーク電流が大きいために 600 V 以下の耐圧となった素子の割合は 42% であ るが,トレンチ JBS ダイオードではそれは 9% となり,リーク不良の割合を約 1/5 にできた。同時に,デ バイス試作の歩留を 60% から 90% へと向上できた。これから,トレンチ JBS 構造により *E*_sを効果的に低 減することで,リーク不良を改善し,製造歩留が向上できることを実験的に明らかにした。



図 2-16 トレンチ加工後の断面 SEM 像

表 2-3 トレンチのドライエッチング条件

Gas	SF6:10 sccm		
Gas	He:40 sccm		
Pressure	0.25 Pa		
Source notwor	2000 W		
Source power	(1.59 W/cm^2)		
Diag	300 W		
Blas	(0.24 W/cm^2)		
Source/Bias	12.56 MIL		
RF Frequency	15.30 MITZ		
Temperature	40 °C		
Time	180 sec		



図 2-17 試作した従来 JBS とトレンチ JBS ダイオードの順方向微小電流-電圧特性



図 2-18 試作した従来 JBS とトレンチ JBS ダイオードの逆方向電流-電圧特性



表 2-4 シミュレーションと実験結果 のオン電圧の比較

Forward voltage drops (V)	Simulation results	Experimental results
Planar JBS diode	2.0	1.5
Trench JBS diode	2.4	2.1

図 2-19 試作した従来 JBS とトレンチ JBS ダイオー ドの順方向電流-電圧特性



図 2-20 試作した 600 A/50 A の(a) 従来 JBS と(b)トレンチ JBS ダイオードの耐圧度数分布

2.8 まとめ

第2章では、大容量 SiC SBD の製造歩留向上を目指し、結晶欠陥の影響を抑制するトレンチ型 SiC SBD について検討し、その効果を検証した。

SiC エピ表面の形態欠陥が素子に含まれると、ショットキー接合界面での電界強度が増加し、逆方向 リーク電流が増加する。特に、大容量の素子は結晶欠陥が含まれる確率が高くなり、大容量化を試みる と素子の製造歩留は急激に低下してしまう。この課題に対して、デバイス構造の工夫によりショットキ ー接合界面での電界強度を低減し、形態欠陥の影響を抑制することを試みた。具体的には、トレンチ JBS ダイオードについて、ショットキー接合界面の電界強度とオン電圧のトレードオフの関係、逆方向リー ク電流の低減効果、製造歩留の観点からその効果を検証した。

デバイス内部の電界の計算から、トレンチ側面のテーパー角度を 80°≦θ<90°とすることで、ショットキー接合界面の電界強度を従来 JBS 構造から約 1 桁低減可能であることを明らかにした。試作の際は、最適なドライエッチングプロセスの条件を選定することで、θを 85°から 87°の間に保ち、安定して加工した。600 V/50 A トレンチ JBS ダイオードを試作した結果、600 V での逆方向リーク電流のレベルを従来 JBS ダイオードの 1.8×10⁶ A/cm² から 2.5×10⁸ A/cm² へと約 2 桁低減できた。しかし、大きなチャネル抵抗のためにオン電圧が 2.1 V となり、従来 JBS ダイオードの 1.4 倍となった。これは、シミュレーションから得られた 1.2 倍とよく一致し、デバイス設計パラメータを最適化することで、従来 JBS ダイオードに比べて逆方向リーク電流が小さく、かつオン電圧の増加を抑制したトレンチ JBS ダイオードを実現できる見通しを得た。

試作したトレンチ JBS ダイオードで,逆方向リーク電流が大きいために 600 V 以下の耐圧となった素 子の割合は 9%で,従来 JBS ダイオードの 40%に比べて約 1/5 にできた。これから、トレンチ JBS 構造 によりショットキー接合界面での電界強度を効果的に低減することで、リーク不良を改善し、製造歩留 が向上できることを実証した。

以上,トレンチ型 SiC SBD の効果を実証し,結晶欠陥の影響を抑制した SiC SBD を実現するために はショットキー接合界面での電界強度の制御が重要であることを明らかにした。

参考文献

[1] 松波 弘之, 大谷 昇, 木本 恒暢, 中村 孝, "半導体 SiC 技術と応用 第2版", 日刊工業新聞社, pp. 311-312, p. 355 (2011).

[2] H. Umezawa, T. Saito, N. Tokuda, M. Ogura, S. Ri, H. Yoshikawa, and S. Shikata, *Appl. Phys. Lett.* 90, 073506 (2007).

[3] H. Umezawa and S. Shikata, Jpn. J. Appl. Phys. 53, 04EP04 (2014).

[4] J. Crofton and S. Sriram, IEEE Trans. Electron Devices 43, 2305 (1996).

[5] B. J. Baliga, IEEE Electron Device Lett. 5, 194 (1984).

[6] F. Dahlquist, M. C. Zetterling, M. Östling, and K. Rottner, Mater. Sci. Forum 264–268, 1061 (1998).

[7] L. Zhu and T. P. Chow, IEEE Trans. Electron Devices 55, 1857 (2008).

[8] Sylvain Hallereau, *Reverse Costing analysis (SemiSouth SJEP170R550 1700V 550mOhm Vertical JFET)*, SYSTEM PLUS CONSULTING (2010).

[9] M. Aketa, Y. Yokotsuji, M. Miura, and T. Nakamura, Mater. Sci. Forum 717–720, pp. 933-936 (2012).

[10] Q. Zhang, J. Duc, V. Mieczkowski, B. Hull, S. Allen, and J. Palmour, *Mater. Sci. Forum* 740–742, pp. 781-784 (2013).

[11] A. O. Konstantinov, Q. Wahab, N. Nordell, and U. Lindefelt, Appl. Phys. Lett. 71, 90 (1997).

[12] V.A.K. Temple, in proceedings of the 1977 International Electron Devices Meeting, pp. 423-426 (1977).

[13] D. Alok and B. J. Baliga, IEEE Trans. Electron Devices 44, 6, pp. 1013-1017 (1997).

[14] H. Onose, S. Oikawa, T. Yatsuo, and Y. Kobayashi, *in proceedings of the 12th International Symposium on Power Semiconductor Devices & IC's*, pp. 245-248 (2000).

3. プロセス起因結晶欠陥とデバイス信頼性への影響

3.1 緒言

第3章では、デバイス製造過程において発生するプロセス起因結晶欠陥に着目し、それがデバイス信頼性へ与える影響について検討した。具体的には、SiC MOSFETの製造プロセス中に形成される BPD の形成機構を解明し、それを抑制する製造プロセスの開発を検討した。BPD はイオン注入や高温アニールなどの製造プロセス中に形成されるため、これを抑制する製造プロセスが必要である。開発したプロセスを適用して SiC MOSFET を試作し、その通電信頼性を評価・検証した。

3.2 SiC MOSFET の製造プロセスに関する課題

鉄道用 3.3 kV SiC MOSFET の断面模式図を図 3-1 に示す。デバイスのアクティブ領域はプレーナー型 の Double Implanted MOSFET(DMOS)構造とした。図 3-1 中の L_g はチャネル長と呼ばれ、 L_j は JFET 長と呼ば れる p-well 領域の開口部分である。順方向動作時は、ゲート電極に正の電圧が印加されることで L_g 部分の PB 領域が反転し、チャネルが形成され、キャリアである電子はソース電極からチャネルと JFET 領域を通ってドレイ ン電極へ流入する。このとき、電子の通り道であるチャネルと JFET 領域が、チャネル抵抗・JFET 抵抗となり、順 方向特性に影響する。逆方向動作時は、p-well 領域から JFET 領域に空乏層が広がり、ゲート・ソース電極から の電子の流出を抑制する。MOSFET のデバイス設計では、この $L_g > L_j$ がトランジスタ特性を決定する重要なパラ メータとなる。デバイスのターミネーション領域は JTE(Junction Termination Extension)構造とした[1]。本構 造は、逆方向動作時に電極終端部の電界集中を緩和して耐圧を保持する機能を持つ。MOSFET の構造内 には p-well と n 型の SiC エピ層の接合から形成される PN ダイオードがあり、これを内蔵ダイオードと 呼ぶ。MOSFET は素子内に PN ダイオードを含むので、1 つの MOSFET でスイッチング素子と整流素子 を兼ねることができる。MOSFET の内蔵ダイオード駆動時は、アノード電極となるソース電極に正の電 圧が印可され、カソード電極となるドレイン電極との間に電流が流れる。

図 3-2 に従来の製造プロセスで試作した SiC MOSFET 内蔵ダイオードの通電試験結果を示す。試作し たデバイスは図 3-1 に示す SiC MOSFET で,エピ濃度と膜厚は 3×10¹⁵ cm⁻³, 30 μm であり,耐圧と電流 容量は 3.3 kV, 1 A 程度である。SiC MOSFET 内蔵ダイオードの順方向に, 接合温度 150℃ で電流密度 125 A/cm²を流し、オン電圧のシフト量を測定した。ここで、オン電圧は順方向動作時の電流密度が 125 A/cm²となるアノード電極とカソード電極間の電圧である,通電試験前のオン電圧を基準とし,そこか らのシフト量の時間変化を測定した。20 個の MOSFET を使用して通電試験を行い、すべての MOSFET で通電中にオン電圧が1V程度増加するバイポーラ劣化が確認できた。これは,通電試験前のオン電圧 を基準とした場合, 約 10%程度のシフト量である。通電試験後の MOSFET の電極をウェットエッチン グにより除去し, PL イメージング法により結晶欠陥を評価した。 図 3-3 にバイポーラ劣化した MOSFET の PL 像を示す。バイポーラ劣化の原因であるショックレー型積層欠陥 1SSF(Single Shockley Stacking Fault)が観察できる 420 nm のバンドパスフィルタを使用した。バイポーラ劣化した MOSFET には多く の 1SSF が確認された。1SSF は電子トラップとして動作し、高抵抗領域になる。従って、通電試験中に 徐々に拡張する 1SSF により,オン電圧が時間と共に増加したと考えられる[2]。拡張した 1SSF は特徴 的な 120°の鈍角を持つ三角形状であり、起点と思われる頂点部はアクティブ領域周辺を取り囲むように 配置されている p+型のイオン注入領域に位置した。このため、p+型のイオン注入領域に形成された BPD が、通電中試験中に1SSFに拡張し、バイポーラ劣化を起こしたと考える。

このように、従来の製造プロセスで試作した SiC MOSFET は内蔵ダイオードの通電試験においてオン 電圧が徐々に増加するバイポーラ劣化を示し、p+領域形成のための Al イオン注入、活性化アニール工 程で BPD が形成されたことが考えられる。SiC MOSFET の通電信頼性を高めるためには、バイポーラ劣 化の原因となるプロセス起因 BPD の形成を抑制する製造プロセスが必要である。そこで、本研究では SiC MOSFET におけるプロセス起因 BPD の形成機構の解明と、それを抑制する製造プロセスの開発を 目指した。加えて、開発したプロセスを適用して SiC MOSFET を試作し、その通電信頼性を評価した。



図 3-1 3.3 kV SiC MOSFET の断面模式図 (a)アクティブ領域 (b)ターミネーション領域



図 3-2 従来の製造プロセスで試作した SiC MOSFET 内蔵ダイオードの通電試験結果



図 3-3 バイポーラ劣化を示した MOSFET の PL 像 (420 nm バンドパスフィルタ)

3.3 実験方法

プロセス起因 BPD の形成機構の解明と、それを抑制する製造プロセスの確立のため、p+領域の導電性、プロセス起因 BPD の形成程度、プロセス起因 BPD が SiC MOSFET の信頼性へ与える影響の3点から検討した。その詳細を以下に示す。

3.3.1 Kelvin パターンと Van der Pauw パターン

Al のイオン注入により形成される p+領域は, p-well 領域やターミネーション領域とソース領域を電 気的に接続する機能があり,その導電性はコンタクト抵抗やシート抵抗として評価される。p+領域の導 電性が低くなると, MOSFET 順方向動作時のチャネル形成や,逆方向動作時の p-well 領域やターミネー ション領域からの空乏層形成に支障をきたすため,SiC MOSFET の製造プロセス開発の中で,p+領域の 導電性は重要な指標となる。p+領域のコンタクト抵抗とシート抵抗を評価するために,それぞれ Kelvin パターンと Van der Pauw パターンを試作した。

p+領域は濃度と膜厚が 3×10¹⁵ cm⁻³, 30 μm の SiC エピ層に Al を注入して形成し, そのプロファイル は BOX 形状とした。Al のイオン注入条件を表 3-1 と表 3-2 に示す。以降, Al 注入条件はドーズ量 2×10¹⁵ cm⁻²を基準としたドーズ比と注入温度で表記し, 例えばドーズ量 2×10¹⁵ cm⁻²の室温注入は 1.0 dose/RT として表す。イオン注入後, Ar 雰囲気下で 1700°C 1 分の活性化アニール処理をした。コンタクトメタ ルは Ni とし, 1000°C の熱処理によって Ni シリサイドを形成した。試作した Kelvin パターンと Van der Pauw パターンのコンタクト面積とイオン注入面積はそれぞれ 5 μm□と 200 μm□である。p+領域への Al イオン注入条件とコンタクト抵抗およびシート抵抗の関係を調べるために, 試作した Kelvin パター ンと Van der Pauw パターンを使用して, SIMS(Secondary-ion-mass spectrometry)分析と TEM 分析, およ び電気特性評価を行った。

Label	Dose (/cm²)	Ion implantation temperature (°C)	Test sample		
			TEG for measuring contact resistance	TEG for investigating for process- induced defects	MOSFET
0.5 dose/RT	1.0×10^{15}	25	Yes	Yes	Yes
0.5 dose/250°C	↑	250	Yes		
0.5 dose/350°C	↑	350	Yes		
0.7 dose/RT	1.4×10^{15}	25		Yes	
1.0 dose/RT	2.0×10^{15}	25	Yes	Yes	Yes
1.0 dose/250°C	↑	250	Yes		
1.0 dose/350°C	↑	350	Yes	Yes	Yes
1.0 dose/500°C	↑	500	Yes		
1.2 dose/RT	2.2 × 10 ¹⁵	25	Yes	Yes	
1.2 dose/350°C	1	350	Yes		

表 3-1 p+領域形成のための Al 注	入条件
-----------------------	-----

Energy (keV)	Dose (cm ⁻²)
30	1.0×10^{14}
70	3.0×10^{14}
120	6.0×10^{14}
180	1.0×10^{15}

表 3-2 1.0 dose における Al 注入条件

3.3.2 TEG パターン

Al イオン注入,活性化アニール工程で形成されるプロセス起因 BPD について,その形成程度を簡易 的に評価するために TEG(Test Element Group)を作成した。図 3-4 に試作プロセスを示す。4 度オフの Si 面 SiC 基板上に,濃度と膜厚が 3×10^{15} cm⁻³, 30μ m のエピ膜が成膜された SiC エピ基板を使用した。SiC エピ層に Al をイオン注入し,Ar 雰囲気下で 1700°C 1 分の活性化アニール処理することで p+領域を形 成した。p+領域の Al 注入条件を表 3-1 に示す。

プロセス起因 BPD の形成機構を解明するために,試作した TEG を PL イメージング法,KOH エッチ ング法,ラマン分析法により分析した。PL イメージングの光源は水銀キセノンランプで,励起光源は 350 nm 以下である。PL イメージングは室温で撮像され,BPD と 1SSF を明るいコントラストとして観 察できる 750 nm のロングパスフィルタと 420 nm のバンドパスフィルタを用いた。KOH エッチング法 は,エッチング後に結晶表面に現れるピットの形状を観察することで欠陥の種類を判別する手法である。 ラマン分光法は結晶性や応力,ポリタイプを同定するための非破壊な検査方法であり,サンプルに入射 光を照射し,入射光と格子振動のエネルギー分だけ振動数がずれた光を分析することによって,その物 質の振動状態に関する情報を得る分析法である[3]。ラマン分光法は室温で実施され,457.9 nm の Ar レ ーザーを励起源とし,スポットサイズを直径 0.7 µm とし,FTO (Folded Transverse Optics) モードでイオ ン注入領域の境界に沿って発生する圧縮応力を測定した。ラマン線シフトΔν (cm⁻¹)と応力σ(Mpa)とは,

 $\sigma = \alpha \times \Delta \nu \qquad \dots (3.1)$

の関係式で近似でき,4H-SiCにおいてはaが510と報告されており,これを用いて応力値を算出した[4]。



図 3-4 TEG パターンと SiC MOSFET の試作プロセス

3.3.3 SiC MOSFET

プロセス起因 BPD が SiC MOSFET の通電信頼性に与える影響を評価するため, 3.3 kV の SiC MOSFET を試作した。試作した MOSFET の断面模式図は図 3-1 に示すものと同じである。使用したエピ基板は TEG と同じで、4 度オフの Si 面 SiC 基板上に、濃度と膜厚が 3×10¹⁵ cm⁻³、30 µm のエピ膜が成膜された SiC エピ基板を使用した。図 3-4 に試作プロセスを示す。プロセス起因 BPD の影響を見るために、エピ 中の BPD が極めて少ない仕様のエピ基板を使用した。まず, MOSFET の p-well, p+, n+, ターミネー ション領域を形成するためにイオン注入と活性化アニール処理を行う。p-well, p+, ターミネーション 領域はアクセプターとして AI を注入した。p-well とターミネーション領域は AI 濃度が 1×10¹⁸ cm-3 と 1×10¹⁷ cm⁻³, 深さを1 µm と 0.8 µm とした。p+領域については, プロセス起因 BPD と SiC MOSFET の 通電信頼性との関係を調べるために、Al 注入ドーズ量と注入温度の条件を分流した。p+領域の Al 注入 条件を表 3-1 に示す。n+領域はNをドナーとして注入することで形成し、N 濃度が 1×10²⁰ cm⁻³, 深さを 400 nm とした。イオン注入後, Ar 雰囲気下で 1700℃1分の活性化アニール処理をした。続いて,損傷 した SiC 表面を除去するため、1100℃で SiC 表面を酸化し、形成された酸化膜を除去した。この工程を 犠牲酸化工程と呼ぶ。その後,非コンタクト領域を保護するフィールド酸化膜を成膜し 1000℃ で焼き 締めて高品質化した。次に, 膜厚 50 nm のゲート酸化膜を形成し, ゲート酸化膜と SiC 界面の界面準位 密度を減らすために 1300℃の NO アニール処理を行った[3]。そして, Poly-Si ゲート電極, ソース電極, ドレイン電極を形成した。ソース電極とドレイン電極のコンタクトメタルは Ni シリサイドを用い、そ の上に Al を成膜した。試作したデバイスのチップサイズは 2 mm□で, 順方向動作時の電流密度 125 A/cm²を定格と定義すると、定格容量1Aである。

プロセス起因 BPD は、p+領域の形成工程で発生すると考えられていたが、その他の製造工程でプロ セス起因 BPD が形成されないことを確認するため、主要工程で PL イメージング法により SiC の結晶欠 陥を評価し、追跡調査した。SiC 単結晶の脆性延性遷移は約 1000℃ でおこるため、プロセス起因 BPD は 1000℃ 以上の高温処理により形成されると考えられる[5]。そこで、1000℃ 以上となる製造工程で PL 評価を実施した。図 3-4 に示す試作プロセスフローにおいて、活性化アニール後、犠牲酸化膜後、フィ ールド酸化膜焼き締め後、NO アニール後に PL 評価を実施した。また、初期状態として、デバイス試作 前、イオン注入後も PL 評価を実施した。

形成されたプロセス起因 BPD がどの様な過程を経て 1SSF に拡張するかを,UV 光の連続照射により 明らかにした。PL イメージング装置の励起光をプロセス起因 BPD に長時間照射し,PL 評価により SiC エピ層内で BPD が 1SSF に拡張する過程を観察した。ここで,励起光の照射強度は約 2 W/cm² である。

分流した Al イオン注入条件と SiC MOSFET の通電信頼性の相関を得るため、作成した SiC MOSFET の内蔵ダイオードに順方向電流を流す通電試験を行った。通電試験後は、SiC MOSFET の電極などの構 造物をウェットエッチングで除去してから、PL イメージング法により結晶欠陥を評価した。合わせて、 KOH エッチング法により SiC 表面の結晶欠陥を分析した。また、電流密度を変えて通電試験を実施し、 得られた電気的特性から 1SSF の拡張速度を抽出した。更に、多数チップの通電試験や、加速条件での 長時間通電試験を行い、SiC MOSFET の通電信頼性を評価した。

3.4 コンタクト抵抗と AI 注入条件の関係

Al 注入および活性化アニール後の SiC エピ層の p+領域における SIMS 分析結果を図 3-5 に示す。0.5 dose/RT, 1.0 dose/RT, 1.0 dose/250°C, 1.0 dose/350°C の4 つの条件で分析した。0.5 dose/RT と 1.0 dose/RT の場合, パイルアップ状のプロファイル(図中の〇印)が確認された。これらは。0.5 dose/RT では SiC 表面から 120 nm 程度の深さ, 1.0 dose/RT では 140 nm 程度の深さに確認できた。一方, 1.0 dose/250°C, 1.0 dose/350°C の場合にはパイルアップ状のプロファイルは見られなかった。

AI注入および活性化アニール後のSiCエピ層のp+領域表面の断面TEM像を図3-6に示す。0.5 dose/RT, 1.0 dose/RT, 1.0 dose/350°C の 3 つの条件で分析した。いずれの条件でも,文献[6-7]で報告されているイ オン注入と活性化アニールによって形成される二次欠陥が観察された。加えて,0.5 dose/RT と 1.0 dose/RT の場合は,SiC 表面に 1 層或いは 2 層の層構造が確認できる。0.5 dose/RT の場合はこの層深さ は 100~120 nm であり,1.0 dose/RT の場合は 100~120 nm と 130~140 nm であり,これらの深さは図 3-5 で濃度プロファイルにパイルアップが確認できた深さとほぼ同じである。拡大した断面 TEM 像から, 1.0 dose/RT の場合は p+領域の表面に綺麗な積層構造が見られなかった。4H-SiC では,AI のイオン注入 量が室温で 1×10¹⁵ cm⁻²を超える場合,格子間原子(AI,Si,C)や空孔(Si,C)などの格子ダメージが蓄積し てアモルファス化し,活性化アニール後も完全に回復しないことが報告されている[8]。また,イオン注 入後 700°C 以上の温度でアモルファスの再結晶化が始まり,活性化アニール中にアモルファス層から 3C-SiC が生成することが知られている[9-12]。従って,1.0 dose/RT の場合の表面層には,3C-SiC に再結 晶化した領域が存在することが考えられる。0.5 dose/RT と 1.0 dose/RT の SIMS 分析結果と断面 TEM 像 から,室温の AI 注入条件では SiC 表面に形成される層構造に対応したパイルアップ状の濃度プロファ イルとなること,高ドーズ量条件では SiC 表面に結晶性が乱れた再結晶層が形成されることが分かった。

図 3-7 には、コンタクト抵抗・シート抵抗と AI 注入条件との関係を示す。コンタクト抵抗は AI 注入 ドーズ量とともに減少し、温度とともに増加し、高ドーズ量・室温注入の場合に最小値を示した。コン タクト抵抗と Al 注入ドーズ量の関係については,ドーズ量の増加に伴いアクセプタ濃度が高くなるこ とで,コンタクト抵抗が減少したと考えられる。ここで,コンタクト抵抗と Al 注入温度の関係につい て考える。コンタクト抵抗は,半導体とコンタクトメタル間の障壁高さと,半導体表面における活性化 されたアクセプター濃度によって決まる[13]。図 3-6 の断面 TEM 像で見られたように, 1.0 dose/RT の場 合, p+領域表面に再結晶層が形成されており,報告されている文献を考慮すると活性化アニール中に 3C-SiC が形成されていることが考えられる[9-12]。3C-SiC の価電子帯は 4H-SiC のそれよりもエネルギーが 高いため、3C-SiC が SiC 表面に形成されるとコンタクトメタルと SiC 界面での障壁高さが小さくなる [14]。そのため、高ドーズ量の室温注入で p+領域表面に形成された 3C-SiC の存在により、コンタクト 抵抗が減少したと考える。活性化されたアクセプター濃度という観点では、アクセプターの活性化率は シート抵抗にほぼ比例するため,シート抵抗からアクセプタの活性化率を予想した。シート抵抗はイオ ン注入温度とともに増加しているため、アクセプターの活性化率は室温注入の方が高温注入よりも高い ことがわかる。従って, SiC とコンタクトメタル間の障壁高さが低く, SiC 表面のアクセプター濃度が 高い室温注入の場合において、コンタクト抵抗が減少したと考える。最も低い p+領域のコンタクト抵抗 は 1.2 dose/RT の場合で 1.3×10⁻³Ωcm² であり,報告されている値と同等であった[14]。SiC MOSFET の p 型オーミックコンタクトに求められるコンタクト抵抗は 1×10-3~1×10-2 Ωcm2程度であり、得られた結果 はこれを満たしているため MOSFET の動作上は問題ないと考える。



図 3-5 Al 注入および活性化アニール後の p+領域における SIMS 分析結果

(a) 0.5 dose/RT



(b) 1.0 dose/RT



(c) 1.0 dose/350°C



図 3-6 Al 注入および活性化アニール後の p+ 領域表面の断面 TEM 像。(a) 0.5 dose/RT (b)1.0 dose/RT (c) 1.0 dose/350°C



50 nm

図 3-7 コンタクト抵抗・シート抵抗と Al 注入条件の関係

3.5 プロセス起因 BPD とその形成機構

Al イオン注入条件を分流し,活性化アニール処理をした TEG について,PL イメージング法と KOH エッチング法を用いて分析した。図 3-8 に PL 像と KOH 像を示す。観察領域は図 3-1 (b) に示すターミネーション領域に形成され,アクティブ領域周辺を取り囲むように配置されている p+領域である。図 3-8 (a)や(b)の PL 像に示すように,0.7 dose/RT, 1.0 dose/RT, 1.2 dose/RT の場合には,明るいコントラストを示す BPD と 1SSF が p+領域の境界に沿って確認され,その程度はイオン量とともに増加した。一方,0.5 dose/RT と 1.0 dose/350℃の場合にはそれらは観察されなかった。同様に、図 3-8 (c)の KOH 分析結果に示すように,0.7 dose/RT, 1.2 dose/RT では,BPD のピットが p+領域の境界に沿って 多数形成されているが,0.5 dose/RT と 1.0 dose/350℃では観察されなかった。なお,TED や TSD はバイポーラ劣化には寄与しない無害な欠陥である。このように、高注入ドーズ量・室温の注入条件では、p+領域の境界に沿って BPD や SF が形成されるが,低注入ドーズ量または高温の注入条件では、プロセス 起因 BPD の形成が抑制されることがわかった。



図 3-8 Al 注入,活性化アニール後の TEG 分析結果。(a) 385 nm ロングパスフィルタで得られた PL 像 (b) 420 nm バンドパスフィルタで得られた PL 像 (c) KOH エッチング後の光学顕微鏡像

続いて、1.0 dose/RT と 1.0 dose/350℃の場合について、ラマン分光分析を行った。p+領域の各位置に おけるラマンシフトを図 3-9 (a)に示す。図中に挿入した PL 画像に示すように、p+領域と SiC エピ層の 境界を跨ぐようにレーザーを走査させた。1.0 dose/RT の場合、p+領域と SiC エピ層の境界にラマンシフ ト量のピークが観察され、p+領域に生じている圧縮応力は約 15 Mpa と算出された[4]。1.0 dose/350℃の 場合は応力は検出限界値以下であった。p+領域に生じた圧縮応力の平均値と注入ドーズ量との関係を図 3-9 (b)に示す。室温注入の場合、注入ドーズ量の増加に伴い圧縮応力が増加している。高温注入の場合 は、室温注入の場合に比べて圧縮応力が小さく、検出限界値以下であった。



図 3-9 Al 注入領域のラマン分光分析結果。(a) 各位置におけるラマンシフト (b) p+領域に生じる圧縮 応力の平均値と注入ドーズ量との関係

これらの分析から考えられるプロセス起因 BPD の形成機構を図 3-10 に示す。図 3-10 (a)は AI 注入と 活性化アニール後の TEG の PL 像,図 3-10 (b)と(c)はそれぞれ A-A'と B-B'の断面を示す。AI の注入によ り,SiC 表面から AI 濃度が極大となる深さまでの領域では Si と C の空孔が,それよりも深い領域では Si と C の格子間原子が形成される[8]。活性化アニール中に,注入された AI が SiC 表面側に形成された Si 空孔に置換され,同時に Si, C の格子間原子が{0001}面上に平板状に凝集して Si-C 二重層を形成し た二次欠陥が導入される。二次欠陥は注入ドーズ量に伴って増加する[7]。二次欠陥として,Si-C 二重層 が{0001}面に平行に挿入されたフランク型の構造や,ショックレー型の構造,さらに{1120}面に挿入さ れた構造が確認されている[6-7,15-16]。そして,二次欠陥の量に応じてイオン注入領域の結晶面(c 軸)が 非注入領域から傾斜し,c 軸方向の格子定数が増加する[17]。AI を 1×10²⁰ cm⁻³程度注入した場合,二次 欠陥の形成による格子定数の変化は,Si サイトへの AI 置換によるそれに比べて一桁大きいため,格子 定数の変化は主に二次欠陥の形成により発生する。a 軸方向への傾斜角と格子定数の変化についてはよ くわかっていないが,{1120}面に挿入された二次欠陥の存在や,イオン注入領域と SiC エピ層の界面で 発生する応力が BPD 形成の駆動力になる可能性が提唱されていることから,何らかの変化が起きてい ると考えられる[16,18-19]。

これらの先行研究を鑑みると、図 3-10(b)と(c)に示すように、プロセス起因 BPD の成因は、二次欠陥

の形成により注入領域の境界に発生した圧縮応力であると考える。イオン注入時に発生した Si, C の格 子間原子が,活性化アニール中に二次欠陥を形成する。二次欠陥は格子定数を増加させるため,注入領 域が膨張し,注入領域の境界に圧縮応力が発生する。図 3-8 において,0.5 dose/RT ではプロセス起因 BPD が形成されず,高注入ドーズ量の 0.7 dose/RT, 1.0 dose/RT, 1.2 dose/RT では形成されたのは,二次 欠陥の量の違いによるものであると考える。注入ドーズ量が大きいと,形成される二次欠陥の量が多い ため、二次欠陥による格子定数の変化が大きい。従って,注入領域の境界に発生する応力が大きくなり, プロセス起因 BPD が形成されやすい。注入温度を上げた 1.0 dose/350℃の場合は、イオン注入後の格子 間原子・空孔が減少するため、形成される二次欠陥の量が少ない[8,20]。従って,注入領域の境界で発 生する応力が十分小さく、プロセス起因 BPD の形成が抑制できたと考える。この形成機構によると、 1.0 dose/350℃の場合でも、注入ドーズ量を増やすことで、二次欠陥による格子定数の変化が大きくなり、 プロセス起因 BPD が形成される可能性がある。そのため、イオン注入条件を変更する際は事前にプロ セス起因 BPD の形成有無を確認する必要がある。

また,文献[18-19]では,X線トポグラフィー法を用いて,イオン注入領域に挟まれた非注入領域の表 面付近には引張応力が,イオン注入領域の表面付近には圧縮応力が作用することを報告している。図 3-9 に示したラマン分光の分析結果も、これらの先行研究と同様の結果を示しており、プロセス起因 BPD は注入領域の境界で発生した応力により,注入領域の境界に沿って形成されたと考える。ただし、図 3-9 で検出された応力は,活性化アニール後の状態のものであり,活性化アニール中にはこれよりも大き な応力が発生していた可能性がある。このため、検出された応力は BPD 形成のために必要十分なもの ではなく、それを明らかにするためには更なる検討が必要である。



図 3-10 プロセス起因 BPD の形成機構 (a) Al 注入と活性化アニール後の PL 像 (385 nm ロングパス フィルタ) (b) A-A'の断面 (c) B-B'の断面

3.6 プロセス起因 BPD の形成工程

これまでの検討で、プロセス起因 BPD は p+領域の形成工程にて発生するとしてきたが、その他の製造工程でプロセス起因 BPD が形成されないことを確認するため、主要工程で PL イメージング法により SiC の結晶欠陥を評価し、追跡調査した。1.0 dose/RT の場合における、追跡評価結果を図 3-11 に示す。 図 3-1 に示す MOSFET のターミネーション領域を観察しており、すべての工程で同じ場所を評価した。 図中の(a)から(f)はそれぞれ、デバイス試作前、イオン注入後、活性化アニール後、犠牲酸化後、フィー ルド酸化膜焼き締め後、NO アニール後の状態である。これらの画像から、デバイス試作前とイオン注 入後にはプロセス起因 BPD は確認されない。しかし、活性化アニール後には p+領域の境界に沿って BPD が確認できる。そして、犠牲酸化、フィールド酸化膜焼き締め、NO アニール処理後も形成された BPD は拡張せず、新たな欠陥の発生もないことが確認できた。これより、プロセス起因 BPD は活性化アニー ル後に p+領域境界に形成され、以降の製造工程では拡張しないこと、それ以外の領域では製造工程中に プロセス起因 BPD は形成されないことを明らかにした。

図 3-12 に各 Al 注入条件で試作した SiC MOSFET の,活性化アニール後の PL 像を示す。0.5 dose/RT および 1.0 dose/350°Cの場合,プロセス起因 BPD は確認されなかった。このことから,低ドーズ量また は高温注入条件では,デバイス製造時にプロセス起因 BPD が形成されないことがわかった。この結果 は TEG での評価結果と相違なく,全製造プロセスを経た SiC MOSFET の場合でも低ドーズ量または高 温注入条件ではプロセス起因 BPD の形成が抑制できた。



図 3-11 1.0 dose/RT で試作した SiC MOSFET の各製造工程での PL 像 (385 nm ロングパスフィル タ)。(a) デバイス試作前, (b) イオン注入後, (c) 活性化アニール後, (d) 犠牲酸化後, (e) フィー ルド酸化膜焼き締め後, (f) NO アニール後の状態を示す。



図 3-12 各 AI 注入条件で試作した SiC MOSFET の活性化アニール後の PL 像(385 nm ロングパスフィルタ)。(a) 0.5 dose/RT (b) 1.0 dose/RT (c) 1.0 dose/350°C

プロセス起因 BPD から 1SSF が拡張する様子を UV 光の連続照射により調べた。通電試験を行ってい ない SiC MOSFET の電極などの構造物をウェットエッチングで除去してから,110 時間の UV 光連続照 射を行った。350 nm のロングパスフィルタで得られた,プロセス起因 BPD から 1SSF が拡張する様子 を図 3-13 (a)に,110 時間の連続照射後に 420 nm のバンドパスフィルタで得られた(a)と同じ場所の PL 像を図 3-13 (b)に示す。また,図 3-13 (c)には SiC エピ層表面にあるプロセス起因 BPD から 1SSF が拡張 する様子を模式図として示した。これらの結果から,プロセス起因 BPD から拡張した 1SSF は、最初は 多角形で、最終的には 120°の鈍角を持つ三角形に近い形状となることがわかる。(1120)方向に着目する と、1SSF は基底面に沿って SiC エピ層表面から下面に向かって拡張し、SiC エピ層と基板の界面に到達 すると拡張が止まる。これは、SiC エピ層の下に位置する基板には、拡張の駆動力となるホールが十分 に注入されないためである。SiC エピ層の厚さは 30 μm であるため、1SSF の(1120)方向の長さは 430 μm, (1100)方向の長さは 1486 μm となる。



図 3-13 (a) プロセス起因 BPD から 1SSF が拡張する様子 (385 nm ロングパスフィルタ) (b) 連続照射 後の PL 像 (420 nm バンドパスフィルタ) (c) プロセス起因 BPD から 1SSF が拡張する様子

3.7 SiC MOSFET の通電信頼性と AI 注入条件の関係

0.5 dose/RT, 0.5 dose/RT, 1.0 dose/350℃の条件で試作した SiC MOSFET の内蔵ダイオードに対して, 順方向の電流を流す通電試験を実施した。通電試験中の SiC MOSFET のオン電圧シフトの様子を図 3-14 (a)に、通電試験前後の順方向電流-電圧特性を(b)に示す。通電試験では、接合部の温度(T_i)を150°C,順 方向の電流密度を 125 A/cm² に設定し、ストレス時間を 1 時間とした。1.0 dose/RT の場合、図 3-14 (a)に 示すオン電圧のシフト量が14%となり、図3-14(b)に示す MOSFET の順方向電流-電圧特性が大きく劣 化し、バイポーラ劣化した。一方、0.5 dose/RT と 1.0 dose/350℃の場合は、オン電圧のシフトは見られ ず、バイポーラ劣化しなかった。通電試験後、これらの SiC MOSFET の電極などの構造物をウェットエ ッチングで除去し、PL イメージング法と KOH エッチング法を用いて分析した。PL 像と KOH エッチン グ後の光学顕微鏡像を図 3-15 の(a)と(b)にそれぞれ示す。バイポーラ劣化を示した 1.0 dose/RT の場合, MOSFET 内に多くの 1SSF が観察され, p+領域パターン境界に沿ってピットが見られた。PL 像で確認さ れた 1SSF の形状は、120°の鈍角を持つ三角形と直角三角形の 2 つに分類される。120°の鈍角を持つ三 角形 1SSF は、図 3-13 で示した AI 注入と活性化アニールの後に形成されたプロセス起因 BPD から拡張 したものと考えられる。直角三角形の 1SSF はデバイス試作前からエピ層に存在していた BPD を成因と しており、プロセス起因 BPD とは異なる[21]。この BPD についての対策結果は次章で述べる。図 3-14 と図 3-15 から, SiC MOSFET にプロセス起因 BPD を含む場合は,通電試験によって BPD から 1SSF が 拡張してバイポーラ劣化すること、低ドーズ量や高温の注入条件でプロセス起因 BPD の形成を抑制し た場合は、通電試験でバイポーラ劣化しないことを明らかにした。



図 3-14 (a) 通電試験中の SiC MOSFET オン電圧シフトの様子 (b) 通電試験前後の SiC MOSFET 順 方向電流-電圧特性



図 3-15 通電試験後の SiC MOSFET の分析結果。(a) PL 像 (b) KOH エッチング後の光学顕微鏡像

1.0 dose/350°Cの条件で試作した SiC MOSFET の内蔵ダイオードに対して、評価装置のステージ温度 を変えて通電試験を行い,試験後に PL イメージング法によって結晶欠陥を評価した。まず、SiC MOSFET の内蔵ダイオードに対する通電試験において、試験開始からオン電圧のシフト量の時間変化が飽和する までの時間、つまり ISSF の拡張が飽和するまでの時間を求めた。そして、120°の鈍角を持つ三角形 ISSF における(1100)方向の最大長さを求めた時間で割ることで、(1100)方向における ISSF の拡張速度を算 出した。図 3-13 から、プロセス起因 BPD から拡張した 120°の鈍角を持つ三角形 ISSF における(1100) 方向の最大長さは約 1500 μ m である。求めた ISSF の拡張速度の温度依存性を図 3-16 に示す。通電試験 は、順方向の電流密度を 125 A/cm²、ステージ温度(T_s)を 50°C から 250°C の範囲で設定した。得られた ISSF の拡張速度の自然対数は温度の逆数に対して直線的に変化する。(1100)方向における ISSF の拡張 速度の活性化エネルギーは、順方向電流密度 125 A/cm²の場合 0.20 eV と算出された。これは、ISSF の 拡張のために必要なエネルギーであり、ISSF の拡張速度が温度の影響を受けることがわかった。



図 3-16 1.0 dose/RT で試作した SiC MOSFET における 1SSF の(1100)方向拡張速度の温度依存性

0.5 dose/RT, 1.0 dose/RT, 1.0 dose/350℃の条件で試作した SiC MOSFET の内蔵ダイオードに対して実 施した通電試験結果の累積度数分布を図 3-17 に示す。通電試験は、接合部の温度(Ti)を 150℃、順方向 の電流密度を 125 A/cm² に、ストレス時間を 1 時間と設定した。試験した SiC MOSFET の総数は、0.5 dose/RT, 1.0 dose/RT, 1.0 dose/350°Cの条件でそれぞれ 29 個, 31 個, 161 個である。1.0 dose/RT の場合, すべての試験サンプルにおいて SiC MOSFET の内蔵ダイオードのオン電圧が増加し、バイポーラ劣化し た。一方, 0.5 dose/RT, 1.0 dose/350℃の場合, ほとんどの試験サンプルではバイポーラ劣化しないもの の,一部はオン電圧が数%シフトしていた。そこで,0.5 dose/RT,1.0 dose/350℃の場合でバイポーラ劣 化したサンプルを PL イメージング法により分析した。得られた PL 像を図 3-17 (b)と(c)に示す。PL イ メージング分析は,図 3-17 (a)の累積度数分布内に"(i)"および"(ii)"とラベルした SiC MOSFET を用いた。 図 3-17 (b)(c)から, 0.5 dose/RT, 1.0 dose/350℃の場合でバイポーラ劣化したサンプルからは、直角三角 形の 1SSF のみが確認され、プロセス起因 BPD から拡張する 120°の鈍角を持つ三角形状の 1SSF は観察 されなかった。この直角三角形の 1SSF はデバイス試作前から SiC エピ層に存在していた BPD から拡張 したものであり、プロセス起因 BPD には該当しない[21]。この BPD についての対策結果は次章で述べ る。図 3-17 の多数チップの通電試験から、プロセス起因 BPD の形成を抑制できる 0.5 dose/RT および 1.0 dose/350℃の条件で試作した SiC MOSFET は内蔵ダイオードの通電試験において高い信頼性を示し た。すなわち、低ドーズ量または高温の AI 注入条件がプロセス起因 BPD の形成を抑制し、バイポーラ 劣化をしない SiC MOSFET が実現できる。

1.0 dose/350°Cで試作した SiC MOSFET の内蔵ダイオードに対して,大電流密度・高温の長時間通電試験を行った結果を図 3-18 に示す。通電試験は 2 つのステップで構成された。ステップ 1 では,接合部の 温度(*T_j*)を 150°C,順方向電流密度を 250 A/cm²に,ストレス時間を 250 時間とした。ステップ 2 では, 接合部の温度(*T_j*)を 200°C,順方向電流密度を 625 A/cm²に,ストレス時間を 170 時間とした。この長時 間通電試験では,SiC MOSFET の内蔵ダイオードのオン電圧はシフトせず,バイポーラ劣化しなかった。 よって,1.0 dose/350°Cで試作した SiC MOSFET は大電流密度・高温の長時間通電試験下において高い通 電信頼性を示すことを確認した。



図 3-17 (a) 各 Al 注入条件で試作した SiC MOSFET の通電試験結果の累積度数分布 (b) 0.5 dose/RT と(c) 1.0 dose/350℃の場合でバイポーラ劣化したサンプルの PL 像。それぞれ, (a)内に"(i)"および "(ii)"とラベルした SiC MOSFET の PL 像。



図 3-18 1.0 dose/350°Cで試作した SiC MOSFET の長時間通電試験結果 (大電流密度・高温条件)

3.8 まとめ

第3章では、SiC MOSFET の製造プロセス中に形成される BPD の形成機構を解明し、それを抑制する製造プロセスの開発を検討した。加えて、開発したプロセスを適用して SiC MOSFET を試作し、その通電信頼性を評価・検証した。

従来の製造プロセスで試作した SiC MOSFET は、内蔵ダイオードの通電試験においてオン電圧が徐々 に増加し、バイポーラ劣化した。分析により、p+領域形成のための Al イオン注入、活性化アニール工 程で BPD が形成されたことが考えられた。プロセス起因 BPD の形成機構の解明と、それを抑制する製 造プロセスの確立のため、p+領域の導電性、プロセス起因 BPD の形成程度、プロセス起因 BPD が SiC MOSFET の信頼性へ与える影響の3点から検討した。

低コンタクト抵抗を示した高ドーズ量・室温の注入条件では、プロセス起因の BPD が Al が注入された p+領域境界に沿って形成される。一方、低ドーズ量または高温の注入条件では、プロセス起因 BPD の形成が抑制される。プロセス起因 BPD が形成された場合には、高温アニール工程後の p+領域境界に、注入ドーズ量とともに大きくなる応力が検出された。これから、高温アニール時に、二次欠陥の生成に伴い Al 注入領域の境界に応力が発生し、その応力によりプロセス起因 BPD が形成されたと考える。プロセス起因 BPD は、活性化アニール後に形成され、その後の製造プロセスでは拡張しない。

高ドーズ量・室温の注入条件で試作した SiC MOSFET(プロセス起因 BPD を含む)は、通電試験により BPD から 1SSF が拡張してバイポーラ劣化し、低ドーズ量または高温の注入条件で試作した SiC MOSFET(プロセス起因 BPD を含まない)は、通電試験でバイポーラ劣化しない。順方向電流密度 125 A/cm²の場合、(1100)方向における 1SSF 拡張の活性化エネルギーは 0.20 eV であり、1SSF の拡張速度 が温度によって変化することがわかった。

多数チップおよび長時間の通電試験の結果,低ドーズ量または高温の注入条件で試作した SiC MOSFET(プロセス起因 BPD を含まない)はバイポーラ劣化せず,高い通電信頼性を示した。すなわち,低ドーズ量または高温の Al 注入条件により,プロセス起因 BPD の形成が抑制でき,バイポーラ劣化をしない SiC MOSFET が実現できることを明らかにした。

以上,製造プロセスで形成される BPD を起源とするバイポーラ劣化現象を解析し,プロセス起因 BPD の抑制には,イオン注入領域境界部における応力制御が必要であること,最適な条件で試作した SiC MOSFET で高い通電信頼性を示すことを明らかにした。

参考文献

- [1] D. Alok and B. J. Baliga, *IEEE Trans. Electron Devices* 44, 6, pp. 1013-1017 (1997).
- [2] T.Kimoto, Jpn. J. Appl. Phys. 54, 040103 (2015).
- [3] 松波 弘之, 大谷 昇, 木本 恒暢, 中村 孝, "半導体 SiC 技術と応用 第2版", 日刊工業新聞社, p.

181, p. 267 (2011).

- [4] N. Sugiyama, M. Yamada, Y. Urakami, M. Kobayashi, T. Masuda, K. Nishikawa, F. Hirose, and S. Onda, *MRS Online Proceedings Library* 1693, pp. 107–112 (2014).
- [5] 前田 康二,藤田 忍,西岡 博之,成田 武憲,"共有結合結晶の脆性延性遷移",日本金属学会会報29, 12,pp.999-1007 (1990).
- [6] T. Ohno, and N. Kobayashi, J. Appl. Phys. 89, 933 (2001).
- [7] T. Ohno, N. Kobayashi, J. Appl. Phys. 91, 4136 (2002).
- [8] M. V. Rao, P. Griffiths, O. W. Holland, G. Kelner, J. A. Freitas, Jr., D. S. Simons, P. H. Chi, and M. Ghezzo, *J. Appl. Phys.* 77, 2479 (1995).

[9] T. Kimoto, K. Kawahara, H. Niwa, N. Kaji, and J. Suda, *in proceedings of the 2014 International Workshop on Junction Technology*, pp. 1-6 (2014).

- [10] V. Heera, D. Panknin, and W. Skorupa, Appl. Surf. Sci. 184, pp. 307-316 (2001).
- [11] M. Satoh, T. Jinushi, and T. Nakamura, Mater. Sci. Forum 615-617, pp. 485-488 (2009).
- [12] J. Pezoldt, A. A. Kalnin, D. R. Moskwina, and W. D. Savelyey, *Nucl. Instrum. Meth.* B 80–81, pp. 943–948 (1993).
- [13] J. D. Plummer, M. D. Deal, and P. B. Griffin, Silicon VLSI Technology: Fundamentals, Practice, and

Modeling, Upper Saddle River, N.J. : Prentice Hall NJ, p. 690 (2000).

- [14] H. Shimizu, A. Shima, Y. Shimamoto, and N. Iwamuro, Jpn. J. Appl. Phys. 56, 04CR15 (2017).
- [15] P. O. Å. Persson, L. Hultman, M. S. Janson, A. Hallén, and R. Yakimova, J. Appl. Phys. 93, 9395 (2003).
- [16] J. Wong-Leung, M. K. Linnarsson, B. G. Svensson, and D. J. H. Cockayne, Phys. Rev. B 71, 165210 (2005).

[17] S. Sasaki, J. Suda, and T. Kimoto, J. Appl. Phys. 111, 103715 (2012).

[18] M. Nagano, H. Tsuchida, T. Suzuki, T. Hatakeyama, J. Senzaki, and K. Fukuda, *J. Appl. Phys.* 108, 013511 (2010).

[19] H. Tsuchida, I. Kamata, M. Nagano, L. Storasta, and T. Miyanagi, *Mater. Sci. Forum* 556–557, pp. 271–274 (2007).

- [20] T. Kimoto, N. Inoue, and H. Matsunami, Phys. Stat. Sol. (a) 162, pp. 263-276 (1997).
- [21] A. Iijima, I. Kamata, H. Tsuchida, J. Suda, and T. Kimoto, Phi. Mag. 97, pp. 2736-2752 (2017).

4. 積層欠陥拡張のモデル化とデバイス高信頼化技術

4.1 緒言

第4章では、積層欠陥拡張のモデル化とデバイス高信頼化技術について検討した。具体的には、SiC エピ層を伝播する BPD を起源とするバイポーラ劣化現象を解析し、積層欠陥拡張による SiC MOSFET の劣化量を定量的にモデル化すると共に、SiC MOSFET の通電信頼性を向上させるため、バイポーラ劣 化品を排除するスクリーニング技術を開発した。加えて、SiC エピ品質とスクリーニング試験結果の関 係を調べ、バイポーラ劣化した SiC MOSFET についてその原因を分析した。

4.2 エピ層中に BPD を含む SiC MOSFET に関する課題

SiC 基板中の BPD 密度は,技術革新により年々減少してきたが,昇華法の基板を使用する限り原理的 に0にすることは難しい[1-3]。エピ成膜条件の制御により,SiC 基板中の BPD の 90%以上がエピ層/基 板界面でバイポーラ劣化に無害な TED に変換されるものの,10%程度がエピ層にそのまま伝播してしま う[4]。SiC MOSFET の素子内に BPD が含まれると,SiC MOSFET 内蔵ダイオード動作中にバイポーラ 劣化が発生してしまう。

図 4-1 にエピ濃度・膜厚が 3×10¹⁵ cm⁻³, 30 µm の SiC エピ基板について, 6.8 mm□領域の SiC エピ層 に含まれる BPD の数の累積度数分布を示す。また、表 4-1 に BPD 数のまとめを示す。本評価には BPD が少ない基板(LBPD)と多い基板(ref Wafer)の2つのグレードの基板を用いた。BPD の検出は PL イメー ジング法を用いた。PL 評価では, SiC エピ層内の BPD のみが検出され, SiC 基板内のそれは検出できな い。これは、SiC 基板の不純物濃度が 1×10¹⁸ cm⁻³以上と高濃度であり、励起されたキャリアがすぐに消 失するためである。表 4-1 からウエハ面内の BPD 密度は, BPD が少ない基板は 10 個/cm²以下であり, BPD が多い基板に比べて約1桁小さい。全チップに対する BPD10 個/cm²以下のチップの割合は, BPD が多い基板は 35~72%程度だが、BPD が少ない基板は 90%以上となる。このため、バイポーラ劣化を抑 制して通電信頼性を上げるためには、BPD が少ない基板を使用することが好ましい。BPD はウエハ面内 で局所的に密集している部分があるため、チップ内の最大 BPD 密度には、基板のグレード差が表れて いない。SiC 基板やエピの製造技術の革新によりエピ層中の BPD 数は確実に減少しているが、製造ばら つき等を考慮すると図 4-1 や表 4-1 のような状態であり,素子内に BPD が存在するチップが無視できな い程度の割合で存在している。そのため、信頼性の高い SiC MOSFET を市場に供給するためには、バイ ポーラ劣化する不良品を出荷前に除外する、スクリーニング技術の開発が必要である。そこで、本研究 では SiC エピ層を伝播する BPD を起源とするバイポーラ劣化現象を解析し、1SSF 拡張による SiC MOSFET の劣化量を定量的にモデル化するとともに、スクリーニング技術の開発を検討した。加えて、 SiC エピ品質とスクリーニング試験結果の関係を調べ、バイポーラ劣化した SiC MOSFET についてその 原因を分析した。



表 4-1 SiC エピ層に含まれる BPD の数

		ウェッホ	ウエハ内	チップ内	チップ内	BPD<10個
	Wafer		BPD	最小BPD	最大BPD	cm ²
		BPD(10)	(個/cm²)	(個/cm²))	(個/cm²))	の割合(%)
1	BPD多	890	27	0	370	47
2	\uparrow	482	15	0	547	72
3	\uparrow	1513	46	0	340	35
4	\uparrow	1877	57	0	488	41
5	BPD少	87	3	0	251	95
6	\uparrow	120	4	0	192	90
7	\uparrow	206	6	0	473	92
8	\uparrow	66	2	0	118	94

図 4-1 6.8 mm□領域の SiC エピ層に含まれ る BPD の数

4.3 実験方法

SiC エピ層を伝播する BPD を起源とするバイポーラ劣化現象を解析するため、3.3 kV の SiC MOSFET を試作した。図 4-2 は試作した MOSFET の断面模式図であり、第 3 章で試作したものと同じ構造・製造 プロセスである。4 度オフの Si 面 SiC 基板上に、濃度と膜厚が 3×10¹⁵ cm⁻³、30 µm のエピ膜が成膜され た SiC エピ基板を使用した。試作したデバイスのチップサイズは 6.8 mm□で、順方向動作時の電流密度 115 A/cm² を定格と定義すると、定格容量 31 A である。なお、第 3 章で開発したプロセス起因 BPD の形 成を抑制できる Al 注入条件を適用しているため、本研究ではデバイス製造前に SiC エピ層に存在する BPD に着目できる。

スクリーニング技術を開発するために、内蔵ダイオードにおけるバイポーラ劣化特性の定量的なモデル化を試みた。本研究では、バイポーラ劣化特性を簡易的な回路構成からモデル化し、モデルに必要なパラメータを電気特性評価と PL イメージング法により抽出した。図 4-3 は SiC MOSFET 内蔵ダイオードにおけるバイポーラ劣化前後の簡易的な回路図である。ここで、J は内蔵ダイオードの順方向に流れる電流密度、R₀は 1SSF のない領域におけるオン抵抗、R_{SF}は 1SSF の領域のオン抵抗、S はデバイス動作領域の面積、S_{SF}は 4 度オフの基底面に沿って伝播する 1SSF を SiC 表面に投影した面積であり、1SSF が複数個の場合はそれらを合算した総面積である。オームの法則より、バイポーラ劣化前の SiC MOSFET の内蔵ダイオードのオン電圧V_fは(4.1)式で与えられる。なお、オン電圧は順方向電流密度が 115 A/cm² となるアノード電極間の電圧で定義した。

$$V_f = JR_0 \quad \dots (4.1)$$

バイポーラ劣化後の SiC MOSFET の内蔵ダイオードのオン電圧V_fは, (4.2)式で与えられる。R'は 1SSF でない領域と 1SSF の領域の両方を含むオン抵抗である。

$$V_f' = JR' \quad \dots (4.2)$$

-70-

バイポーラ劣化した SiC MOSFET では、図 4-3 に示すように、1SSF でない領域と 1SSF の領域の抵抗 値に応じて電流が流れる。 $R_0 \ge R_{SF}$ は並列に接続されているため、 V'_f は(4.3)式、(4.4)式のように変形でき る。なお、この計算では簡単のためにチップ内の 1SSF の分布には重複がないものとしている。

$$V'_{f} = JS \frac{1}{\frac{1}{\frac{1}{S-S_{SF}} + \frac{1}{S_{SF}}}} \dots (4.3)$$
$$= JS \frac{R_{0}R_{SF}}{R_{0}R_{SF} + R_{SF}(S-S_{SF})} \dots (4.4)$$

バイポーラ劣化前と後のオン電圧のシフト量 ΔV_f は式(4.1)と式(4.4)から導かれる式(4.5)と式(4.6)で与えられる。

$$\Delta V_f = V'_f - V_f \quad \dots (4.5 \ \text{cm})$$

$$= JR_0 S_{SF} \frac{1 - \frac{R_0}{R_{SF}}}{S - S_{SF}(1 - \frac{R_0}{R_{SF}})} \quad \dots (4.6)$$

 R_0 はバイポーラ劣化前の内蔵ダイオードの順方向電気特性から求められる。よって、 R_{SF} と S_{SF} の値を 得ることで、 ΔV_f は導出できる。SiC MOSFET 内蔵ダイオードの R_{SF} と S_{SF} は電気的特性評価と PL イメー ジング法により求めた。PL 評価は、SiC MOSFET の電極などの構造物をウェットエッチングで除去して から、室温で実施した。BPD と 1SSF を明るいコントラストとして観察できる 750 nm のロングパスフ ィルタと 420 nm のバンドパスフィルタを用いた。

バイポーラ劣化中の S_{SF} は一定ではなく、時間と共に変化する。内蔵ダイオード動作時は、ある拡張速 度で BPD が 1SSF に拡張し、 S_{SF} が徐々に増加することで、内蔵ダイオードのオン電圧が徐々に増加し バイポーラ劣化が起こる。バイポーラ劣化中の S_{SF} を定量的に表現するために、SiC エピ層を伝播する BPD が 1SSF に拡張する過程を、UV 光の連続照射により明らかにした。UV 照射の条件は第 3 章に示す ものと同様であり、励起光の照射強度は約 2 W/cm² である。得られた拡張過程を用いることで、 S_{SF} は 1SSF の拡張速度、BPD の数、内蔵ダイオードの動作時間をパラメータとして表現できる。例えば、1SSF の拡張速度が速ければ S_{SF} の増加速度も速くなる。BPD の数が多いと拡張する 1SSF の数も多くなるの で、 S_{SF} は大きくなる。また、内蔵ダイオードの動作開始直後では S_{SF} は小さく、開始から時間がたつと S_{SF} は大きくなる。以上のように、基本パラメータである R_0 、 R_{SF} と S_{SF} を求めることで、 ΔV_f の時間変化 を 1SSF の拡張速度、BPD の数、内蔵ダイオードの動作時間の関数としてモデル化できる。

1SSFの拡張速度は、SiC MOSFET の内蔵ダイオードのバイポーラ劣化特性を、作成したΔV_fのモデル にフィッティングすることで抽出した。様々なストレス条件で通電試験を実施することで、1SSF 拡張速 度のストレス条件依存性を得て、スクリーニング試験の具体的な電流密度・温度・通電時間の指針を導 出した。



図 4-2 試作した MOSFET の断面模式図



Total area of the SFs projected to the SiC epitaxial surface: S_{SF} (cm²)

図 4-3 SiC MOSFET 内蔵ダイオードにおけるバイポーラ劣化前後の簡易的な回路図

続いて、SiC エピ層の品質がスクリーニング試験結果に与える影響を調べた。デバイス試作前にあら かじめ SiC エピ層内を PL イメージング法により評価し、SiC MOSFET の素子内に含まれる BPD の個 数を調べ, MOSFET 試作後に実施したスクリーニング試験の結果と比較した。その後, バイポーラ劣化 した SiC MOSFET について,結晶欠陥を PL イメージング法,KOH エッチング法,そして X 線トポグ ラフィー法を用いて分析し、バイポーラ劣化の原因を調査した。PL は 1SSF を明るいコントラストとし て観察できる 420 nm のバンドパスフィルタを用いて室温で評価した。また, KOH エッチングにより, 結晶表面に現れるピットの形状を観察することで欠陥の種類を判別した。X線トポグラフィー観察は九 州シンクロトロン光研究センター(SAGA-LS)の BL09 で行い, 放射光の白色 X 線を Si (111) 2 結晶モノ クロメータにより単色化した X線を用いた。X線はサンプル表面に低角度で入射し、約90°の回折角を 持つ条件を選定する低角入射の条件を採用した。低角度入射の条件では、X線の波長と反射面を選択す ることで,サンプル表面からの X 線の侵入深さを調整することができる。サンプルで回折された X 線 は X 線フィルムを用いて検出した。X 線トポグラフィー法は結晶格子の局所的な歪を像として可視化す る。転位がある部分は局所的に結晶格子が歪み、回折 X 線の強度に反映されるため、X 線トポグラフィ ー像から転位の分布を評価できる。本研究では、30 μmのエピ膜と、その下の基板まで観察ができるよ う, X線のエネルギーと回折ベクトルを, それぞれ 11 keV とg = 11212と設定した。この条件ではSiC 表面からおおよそ 50 µm の領域を観察できる[5]。
4.4 積層欠陥部の抵抗の温度依存性

SiC MOSFET の内蔵ダイオードに,順方向電流密度(*J*)を 120 A/cm²,接合部の温度(*T_j*)を 175°C と設定し,3時間の通電試験を行った。これは、SiC エピ層に伝播する BPD から 1SSF が拡張し,飽和するのに十分な通電条件である。その後、SiC MOSFET の電極などの構造物を除去し、PL 評価を実施した。得られた結果からエピ層中の BPD から拡張した 1SSF の個数と総面積(*S_{SF}*)を評価した。ここで、エピ層を伝播する BPD が 1SSF へ拡張する場合、拡張が飽和すると 60°、30°、90°を各頂点の角度にもつ直角三角形になる[6]。1SSF は基底面に沿って拡張するため、本研究で用いている 4 度オフの 30 μ m のエピ 膜の場合、この直角三角形を SiC 表面へ投射した面積は 0.0016 cm² となる。

図 4-4 (a)に通電試験により発生した SiC MOSFET 内蔵ダイオードのオン電圧のシフト量とSsrの関係 を示す。オン電圧はゲート電圧Vaを0Vにして測定し,T_iは25℃とした。S_{SF}が大きくなるにつれて, 内蔵ダイオードのシフト量が大きくなる。図 4-4 (b)および(c)には、(a)内に"(i)"のラベルで示すサンプル について、通電試験の前後における MOSFET および内蔵ダイオードの順方向電気特性を示す。通電試 験中に拡張した 1SSF により、MOSFET と内蔵ダイオードの順方向特性が劣化し、バイポーラ劣化して いることがわかる。図 4-4 (a)内に"(i)"のラベルで示すサンプルは、通電試験前にJが 115 A/cm²で、Roが 0.046 Ωcm² と測定された。また、Sは 0.27 cm² である。加えて、通電試験後の電気特性評価と PL 評価か ら、オン電圧のシフト量とS_{SF}はそれぞれ 0.39 V と 0.0067 cm² であった。これらの値を(4.6)式に代入す ることで、 R_{SF} を求めることができ、 $0.064 \,\Omega \text{cm}^2$ と見積もられた。本研究では、室温での R_{SF} は R_0 の約 1.4 倍程度と得られたが、文献[7]ではシミュレーションから約2倍程度と報告されている。文献[7]では、 1SSFの領域を 3C-SiC とし、その厚みを 0.5 nm とし、ドリフト層の濃度と膜厚を 2×10¹⁴ cm⁻³、120 μm として、1SSF を有する PN ダイオードの特性を求めている。本研究で得られたR_{SF}/R₀の文献値との差 は、コンタクト部を含むデバイス設計や、キャリア寿命・移動度の違いによるものと考える。加えて、 本研究では、1SSF が動作領域全体を遮ることは想定しておらず、内蔵ダイオードに流れる電流は1SSF がない正常部の領域が支配的になるため、1SSF の順方向特性への影響は小さくなることも原因として 考えられる。J, R₀, R_{SF}, Sを(4.6)式に代入し、オン電圧のシフト量とS_{SF}の関係を計算した結果を図 4-4 (a)内に重ねて示す。(4.6)式から計算されたオン電圧のシフト量は、実験結果とよく一致しており、図 4-3に示した簡易的なモデルでオン電圧のシフト量を予測できることがわかった。

同様に、通電試験前後の電気特性評価と PL 評価を組み合わせることで R_{SF} の温度依存性を求めた結果 を図 4-5 に示す。図 4-5 (a) (b)では、 V_g をそれぞれ 0 V と-10 V としている。MOSFET の構造上、 V_g を 0 V とした場合、MOSFET のチャネルを通して電子電流がわずかに流れる。 V_g を-10 V とした場合はそれは 完全に遮断されるため、 $R_0 \ge R_{SF}$ は図 4-5 (b)の方が (a)よりも大きな値となる。また、内蔵ダイオードは バイポーラデバイスであり、温度とともにキャリアが増えるので $R_0 \ge R_{SF}$ は $T_j \ge$ ともに小さくなる。 $R_0 \ge$ R_{SF} の差に着目すると、その差は $T_j \ge$ ともに小さくなり、 R_0 の値が R_{SF} の値に近づく。これは、 T_j が高い 場合はフェルミ順位がミッドギャップに近くなり、同じ電流密度では 1SSF の準位にトラップされる電 子が減るためである[8-9]。

-73-



図 4-4 (a) SiC MOSFET 内蔵ダイオードのオン電圧のシフト量と*S_{SF}*の関係。(b) (a)内に"(i)"のラベル で示すサンプルの通電試験前後の MOSFET の順方向電気特性 (c) (a)内に"(i)"のラベルで示すサンプ ルの通電試験前後の内蔵ダイオードの順方向電気特性



図 4-5 $R_0 \ge R_{SF}$ の温度依存性 (a) $V_g \ge 0$ V とした場合 (b) $V_g \ge -10$ V とした場合

4.5 エピ層を伝播する BPD が積層欠陥に拡張する様子

SiC エピ層を伝播する BPD が 1SSF に拡張する際, *S_{SF}*は時間と共に大きくなり, やがて飽和する。バ イポーラ劣化中の*S_{SF}*を定量的に表現するために, SiC エピ層を伝播する BPD が 1SSF に拡張する過程 を, UV 光の連続照射により調べた。MOSFET 製造後, 通電試験を実施していない SiC MOSFET チップ の中で, チップ内にエピ層を伝播する BPD を含むものを選別し, UV 光を約 12 時間連続照射した。図 4-6 (a)は 385 nm のロングパスフィルタで得られた BPD が 1SSF に拡張する過程を示す。図 4-6 (b)は 420 nm のバンドパスフィルタで得られた図 4-6 (a)と同じ領域の PL 像であり, UV 光の連続照射前後の状態 を示す。照射前後で 1SSF が拡張していることが確認できる。

図 4-7 は UV 光の連続照射から得られた, エピ中を伝播する BPD から 1SSF が拡張する様子の模式図 を示す。本研究は、4 度オフの 30 µm のエピ膜を使用しているため、直角三角形の 1SSF の(1120)方向 の辺の長さは 430 µm、(1100)方向の辺の長さは 743 µm となる。これらの結果から、SiC エピ層を伝播 する BPD から拡張する 1SSF の形状は、拡張開始直後はひし形(図 4-7 の(i)で示す)で、途中から多角形 と台形になり(図 4-7 の(ii)と(iii)で示す)、最終的には直角三角形になることがわかった。1SSF は基底面 に沿って、エピ層下面から SiC 表面の向きに拡張し、SiC 表面に到達するとそれ以上の拡張はない[6]。 1SSF 拡張の過程を(1120)方向と(1100)方向に投射することで、(1120)方向と(1100)方向における 1SSF の拡張速度を求めた結果、それらの拡張速度はほとんど等しく、その値は約 35 µm/hour であった。SiC エピ層を伝播する BPD は、図 4-7 で確認されたように直角三角形の 1SSF に拡張する。この BPD は、 SiC エピ層の中で最も多いとされる BPD であり、そのバーガーズベクトルは $b = (\pm 1/3)[1120]$ である [6]。本研究では、簡単のためにチップ内の 1SSF の分布には重複がないものを想定しているため、PL 評 価により 1SSF の重複がない、或いは少ないサンプルを意図的に選んだ。

図 4-6 と図 4-7 で得られた BPD から 1SSF への拡張過程を用いて、 S_{SF} を 1SSF の拡張速度, BPD の数,内蔵ダイオードの動作時間をパラメータとして計算した結果を図 4-8 に示す。この計算では、 $\langle 11\overline{2}0 \rangle$ 方向と $\langle 1\overline{1}00 \rangle$ 方向における 1SSF の拡張速度は同じ値とし、例えば 80 μ m/min としている。BPD の数が多いほど S_{SF} は大きくなる点、時間が経つほど S_{SF} は大きくなる点、最終的には拡張が飽和するため S_{SF} も飽和する点が表現できている。

(a)



(b)



図 4-6 (a) SiC エピ層中を伝播する BPD が 1SSF に拡張する様子 (385 nm ロングパスフィルタ) (b) UV 光の連続照射前後の PL 像 (420 nm バンドパスフィルタ)



図 4-7 SiC エピ層中を伝播する BPD から 1SSF が拡張する様子を表す模式図



図 4-8 *S_{SF}*の時間依存性。1SSFの拡張速度, BPD の数,内蔵ダイオードの動作時間をパ ラメータとして表示。

4.6 バイポーラ劣化特性の計算値と実験値の比較

前節までで得られた基本パラメータの R_0 , R_{SF} と S_{SF} を(4.6)式に代入することで,バイポーラ劣化特性, すなわち ΔV_f の時間変化を計算し,その結果を図 4-9 に示す。ここで、 T_f を 175°C とし、 V_g を0 V とし、 *J*を 115 A/cm²とし、 R_0 と R_{SF} は図 4-5 で得られた 0.041 Ω cm² と 0.049 Ω cm² を用いた。*S*は 0.27 cm² であ る。図 4-9 (a)では(1100)方向における 1SSF の拡張速度を 80 µm/min と固定し、BPD の数(1SSF の数)を 1,30,100 個として ΔV_f の時間変化を計算した。図 4-9 (b)では BPD の数(1SSF の数)を 30 個と固定し、 (1100)方向における 1SSF の拡張速度を 30,80,130 µm/min として ΔV_f の時間変化を計算した。BPD の 数に応じて S_{SF} が増加するため、図 4-9 (a)に示すように BPD の数に応じて ΔV_f が早い時間から大きくな り、飽和後の最終的な ΔV_f も大きくなる。また、1SSF が拡張飽和するまでの時間は、(1100)方向におけ る 1SSF の拡張速度に応じて短くなる。そのため、図 4-9 (b)に示すように、(1100)方向における 1SSF の 拡張速度が大きくなるほど、 ΔV_f の時間変化が飽和するまでの時間が短くなる。図 4-9 に示した、 R_0 , R_{SF} と S_{SF} を(4.6)式に代入することで得られたモデルを用いることで、 ΔV_f を BPD の数、(1100)方向にお ける 1SSF の拡張速度、および時間の関数として求めることができる。

続いて、 ΔV_f の時間変化について、モデルを用いて計算した値と実験値とを比較した。通電試験は、 T_j を 150°C、 V_g を 0 V、*J*を 120 A/cm²に設定して実施した。図 4-10 (a)に SiC MOSFET 内蔵ダイオードの ΔV_f の時間変化を示す。試験した SiC MOSFET は通電試験の電流ストレスによってバイポーラ劣化した。 通電試験後、電極などの構造物をウェットエッチングで除去し、PL 評価した結果を図 4-10 (b)に示す。 通電試験後の SiC MOSFET 内に直角三角形の 1SSF が多数拡張していることが確認できる。得られた PL 像から S_{SF} を見積ると 0.072 cm²であった。なお、見積もった S_{SF} は SiC エピ表面に投影された 1SSF の総 面積であるため、図 4-10 (b)で確認される 1SSF が重なった領域は無視している。

*J*を 120 A/cm²(通電試験条件と同じ値), $R_0 \ge R_{SF} \ge 0.041 \ \Omega \text{cm}^2 \ge 0.049 \ \Omega \text{cm}^2$ (図 4-5 で得られた値), *S* を 0.27 cm² として, 図 4-9 で示したモデルに代入し ΔV_f の時間変化を計算した。そして, 計算結果を測定した特性にフィッテイングさせることで, (1100)方向における 1SSF の拡張速度と S_{SF} を見積もった。フィッテイング後の計算結果を図 4-10 (a)に重ねて示す。フィッティングの結果, (1100)方向における 1SSF の拡張速度は 65 µm/min, S_{SF} は 0.064 cm² と見積もられた。 S_{SF} の値は, 図 4-10 (b)で示した PL 像から見積もられた値(0.072 cm²)とよく一致した。図 4-10 (a)に示すように, ΔV_f の時間変化の計算値は実際の通電試験結果をよく再現した。このように,実際の通電試験で得られる ΔV_f の時間変化を,計算モデルにフィッティングさせることで,(1100)方向における 1SSF の拡張速度と S_{SF} を見積もることができた。

-77-



図 4-9 ΔV_f の時間変化を(a) S_{SF} , (b) 1SSF 拡張速度の関数として計算した結果



図 4-10 (a) ΔV_f の時間変化の計算値と実験値の比較 (b) バイポーラ劣化した SiC MOSFET の PL 像 (420 nm バンドパスフィルタ)

4.7 積層欠陥拡張速度の電流・温度依存性とスクリーニング試験条件

SiC MOSFET の内蔵ダイオードのバイポーラ劣化特性を,作成したΔV_fのモデルにフィッティングすることで(1100)方向における 1SSF の拡張速度が抽出できる。そこで、様々なストレス条件で通電試験を実施することで、1SSF 拡張速度のストレス条件依存性を得た。図 4-11 (a) (b)は、それぞれ(1100)方向における 1SSF の拡張速度とJおよびT_jとの関係である。ここで、図 4-11 (a) (b)において、それぞれT_jを175°C に、Jを 120 A/cm²に固定している。図 4-11 (a) (b)ともにV_gは 0 V である。(1100)方向における 1SSF の拡張速度はJおよびT_jとともに大きくなる。Jに関しては、BPD が 1SSF へ拡張するための駆動力である正孔の密度が、Jとともに高まるため、Jに応じて拡張速度が増加したと考える。T_jに関しては、温度上昇に伴い転位が動くために必要なパイエルス応力(Peierls Stress)が小さくなること、正孔寿命や拡散長が長くなることが 1SSF の拡張速度の増加につながったと考える[10]。

次に、 $V_g \ge 0 \lor \ge -8 \lor$ に分流し、 $T_j \ge 175 \degree$ C、 $J \ge 120 \ A/cm^2$ に設定して通電試験を行った。図 4-12 は SiC MOSFET の内蔵ダイオードの ΔV_f の時間変化を、 V_g の条件で比較した結果である。作成した ΔV_f のモ デルにフィッティングした結果、 $(1\bar{1}00)$ 方向における 1SSF の拡張速度は、 V_g が 0 $\lor \ge -8 \lor$ の場合でそ れぞれ 65 µm/min $\ge 100 µm/min \ge$ 抽出され、 $V_g = -8 \lor$ の方が約 1.5 倍大きかった。 $V_g = -8 \lor \ge 73$ と、MOSFET 構造のチャネルを通して流れる電子電流が完全に遮断されるため、全電流に対する正孔電 流の割合が増える。BPD が 1SSF へ拡張するための駆動力は正孔であるため、 $V_g = 0 \lor$ よりも正孔電流 が増えた $V_g = -8 \lor$ の方が、1SSF 拡張速度が大きかったと考える。通電スクリーニング試験を想定した 場合、試験時間が短い方が好ましいので、 V_g に負バイアスを印可して正孔電流の割合を高め、1SSF 拡張 速度を大きくすることが望ましい。

図 4-13 に様々なJにおける 1SSF の拡張速度のアレーニウスプロットを示す。Jが 55 A/cm² と 120 A/cm² の場合, $(1\bar{1}00)$ 方向における 1SSF の拡張速度の自然対数は温度の逆数に対して直線的に変化する。 ($1\bar{1}00$)方向における 1SSF の拡張速度の活性化エネルギーは, Jが 55 A/cm² と 120 A/cm² の場合それぞれ 0.24 eV と 0.25 eV である。これらは, 1SSF の拡張のために必要なエネルギーであり, 異なる電流密度 においてほぼ等しい値となった。



図 4-11 < 1100 > 方向における 1SSF の拡張速度と(a) Jおよび(b) T_iとの関係



図 4-12 SiC MOSFET 内蔵ダイオードの ΔV_f の時間変化を V_a の条件で比較した結果



図 4-13 様々な」における 1SSF の拡張速度のアレーニウスプロット

1SSF 拡張速度のストレス条件依存性から,SiC MOSFET 内蔵ダイオードのに対するスクリーニング 試験の具体的な条件を提示した。ここで、スクリーニング試験の長さはエピ中を伝播する BPD が直角 三角形の 1SSF に完全に拡張し、内蔵ダイオードの ΔV_f の時間変化が飽和するまでの時間と定義した。本 研究のスクリーニング試験は、故障率の時間的推移を表すバスタブカーブにおいて、初期故障率を早期 に低減させるバーンイン試験的な意味合いを持つ。図 4-11 で得られた関係を用いて、様々なJおよび T_j を想定し、(1100)方向における 1SSF の拡張速度を導出した。図 4-7 に示すように、30 µm のエピ膜の場 合、直角三角形 1SSF の(1100)方向の辺の長さは 743 µm であるため、この長さから求めた 1SSF の拡張 速度を割ることでスクリーニング試験の長さを算出した。図 4-14 に、異なる T_j における、SiC MOSFET 内蔵ダイオードの通電スクリーニング試験の長さをJの関数として示す。ここでは、 $V_g e - 8 V$ とした。 1SSF の拡張速度はJおよび T_j の増加とともに大きくなるため、図 4-14 に示すように、スクリーニング試 験の長さはJおよび T_j の増加とともに短くなる。従って、スクリーニング試験の長さを短くするためには、 Jおよび T_j を高める必要がある。図 4-14 に示すスクリーニング試験の具体的な電流密度・温度・通電時 間の指針を使用することで、製造ラインに合わせた条件を簡単に見積もることができる。



図 4-14 SiC MOSFET 内蔵ダイオードの通電スクリーニング時間と / との関係

4.8 SiC エピ品質とスクリーニング試験結果の関係とバイポーラ劣化原因

SiC エピ層の品質とスクリーニング試験結果の関係を調べた。SiC MOSFET を試作する前に PL 評価 を行い、素子内のエピ層に含まれる BPD の個数を調べ、MOSFET 試作後に実施した内蔵ダイオードに 対する通電スクリーニング試験の結果と比較した。通電スクリーニング試験は、図 4-14 に示すスクリ ーニング試験条件を参考に、内蔵ダイオードの ΔV_f の時間変化が飽和するまでに必要な時間以上の長さ で行った。その後、試験前後の SiC MOSFET のオン電圧のシフト量 ΔV_{on} を BPD 数と比較した。図 4-15 に SiC MOSFET の ΔV_{on} の累積度数分布を、チップ内に含まれる BPD の数別に表示する。今回は、オン 電圧として、内蔵ダイオードの順方向動作時におけるアノード電極とカソード電極間の電圧 V_f の代わり に、MOSFET の順方向動作時におけるドレイン電極とソース電極間の電圧 V_on を用いた。オン電圧のシ フト量 ΔV_{on} は、電圧値に加えて、スクリーニング試験前のオン電圧 V_{on} を基準とした変動割合としても表 示した。BPD の数は0個、1~5個、6~10個、11~個のクラス別に分けた。最大の ΔV_{on} はそれぞれ 0.09 V(12%)、0.29 V(38%)、0.47 V(60%)、1.2 V(152%)であった。BPD 数が多くなるにつれて ΔV_{on} は大きく、 ばらつきも大きくなる。BPD の数は0 個は ΔV_{on} が小さく、ばらつきも小さい。通電スクリーニング試験 結果は、SiC エピ層の品質に大きく左右され、バイポーラ劣化による不良率を下げるためにはエピ層を 伝搬する BPD 数を減らす必要がある。

図 4-15 に示すように、デバイス試作前の PL 評価で BPD が 0 個であった場合でも、スクリーニング 試験後のVonが増加し、バイポーラ劣化したものがあった。BPD が 0 個である SiC MOSFET を約 400 個 スクリーニング試験した結果、バイポーラ劣化したチップは 10 チップであった。スクリーニング試験 後、電極などの構造物をウェットエッチングで除去して PL 評価した結果、バイポーラ劣化した SiC MOSFET には直角三角形と帯状の 1SSF が確認された。そこで、それらのチップについて、X 線トポグ ラフィー法と KOH エッチング法を用いて結晶欠陥を分析した。



図 4-15 SiC MOSFET のムVmの累積度数分布を素子内に含まれる BPD の数別に表示

スクリーニング試験後に直角三角形 1SSF が確認されたサンプル A と B,帯状 1SSF が確認されたサ ンプルCとDの分析を行った。全て、デバイス試作前のPL評価でBPDが0個であったにも関わらず、 バイポーラ劣化を示したサンプルである。図 4-16 (a) (b)にサンプル A の, (c) (d)にサンプル B の分析結 果を示す。図 4-16(a) (c)は回折ベクトルg = 11212で得られた X 線トポグラフィー像, (b) (d)は同じ場所 の KOH エッチング後の PL 像である。図 4-16(a) (c)の X 線トポグラフィー像には貫通系の転位である TSD やTED とともに、拡張した直角三角形 1SSF が確認できる。大きな白い点は TSD、小さな点は TED であるが,X 線フィルムで得られる TED のコントラストは非常に小さく,判別するには KOH エッチン グ法によるピット観察が確かである。図 4-16 (b) (d)の KOH エッチング後の PL 像では,転位部分にエッ チピットが確認でき、そのピット形状から TSD と TED が区別できる。拡張した直角三角形 1SSF に着 目すると,図4-16(a)(c)から60°頂点につながるBPDが確認できる(図中に黒点線で示す)。PL評価で観 察可能な範囲は SiC エピ層表面から下面までのエピ層のみであるため,X 線トポグラフィー像で確認で きた BPD は PL 評価では検出できない。よって、X 線トポグラフィー像で観察された 60°頂点につなが る BPD は,基板の中に存在しているが,エピ層には伝播していないと考えられる。また,図 4-16 (b) (d) から, 直角三角形 1SSF の 60°頂点付近に TED のピットが確認できる(図中に白丸で示す)。図 4-16 (b)で はちょうど 60°項点あたりに、(d)では 60°項点から少しずれた直角三角形 1SSF の底辺上に、TED のピッ トがある。これより、スクリーニング試験後に直角三角形 1SSF が確認されたサンプル A と B の起点 は、基板中の BPD であり、エピ層中では TED として存在することが明らかとなった。

サンプル A と B で確認された直角三角形 1SSF について,分析結果に基づく模式図をそれぞれ図 4-17(a)と(b)に示す。断面図は上面図における点線部分の断面を示す。直角三角形 1SSF の起点となるのは 基板中の BPD であり,エピ層中では BPD が TED に変換され,TED として伝搬していると考えられる。 サンプル B については,BPD-TED 変換点がサンプル A の場合に比べて SiC 表面から浅くに位置してい るため,60°頂点から少しずれた位置に TED のピットが形成されたと考える。図 4-17(a)と(b)に示すよう な場合は,SiC エピ層に BPD がない,或いは存在しても小さいので,デバイス試作前の PL 評価では BPD が検出されない。スクリーニング試験により,十分な正孔が BPD-TED 変換点まで注入され,1SSF へと 拡張することで,バイポーラ劣化したと考える。BPD が TED に変換したとしても、変換点より深い領 域への正孔注入により,1SSF が拡張した例は文献[11]で報告されており,同様の現象が起きていると考 える。スクリーニング試験において,バイポーラ劣化による不良率を下げるためには,エピ層を伝播す る BPD 数を減らす必要があるが,それに加えて,このような TED に変換した BPD からの1SSF 拡張も 考慮する必要がある。

図 4-18 (a) (b)にサンプル C の, (c) (d)にサンプル D の分析結果を示す。図 4-18 (a) (c)はスクリーニン グ試験後の PL 像, (b) (d)は回折ベクトルg = 11212で得られた X 線トポグラフィー像である。サンプル C は, 図 4-18 (a)の PL 像から帯状の 1SSF が確認できる。図 4-18 (b)の X 線トポグラフィー像から,帯 状 1SSF の起点と思われる場所には大きな貫通転位のコントラストがあり,基板中の BPD がそれにつな がっていることがわかる。貫通転位とそれにつながる BPD は, 図中にそれぞれ黒丸と黒点線で示す。こ の大きな貫通転位のコントラストはマイクロパイプや TSD の可能性があるが,現状のデータからは判 別できない。サンプル D は,図 4-18 (c)の PL 像から,図中(i) (ii)で示す 2 つの帯状 1SSF が確認できる。 図 4-18 (d)の X 線トポグラフィー像から,(i)の帯状 1SSF の起点と思われる場所(図中に黒丸で示す)に は、貫通転位のコントラストがあるが,周辺に BPD は確認できなかった。(ii)の帯状 1SSF の起点と思わ れる場所(図中に黒丸で示す)には、転位のコントラストは確認されなかった。 以上, デバイス試作前の PL 評価で BPD が0 個であったにも関わらず, スクリーニング試験後に直角 三角形 1SSF と帯状 1SSF が確認されたサンプルを分析した結果, 直角三角形 1SSF の成因は基板中の BPD であり, エピ層中では TED として伝播すること,帯状 1SSF の起点は貫通転位である/ない場合が あり,起点に基板中の BPD がつながっている/いない場合,多様な事例があることがわかった。これら の 1SSF の起源となる BPD は,デバイス試作前の PL 評価では検出することができず, スクリーニング 試験によって除外できる。



図 4-16 (a) (b) サンプル A の, (c) (d) サンプル B の分析結果。(a) (c) X 線トポグラフィー像(g = 11212) (b) (d) KOH エッチング後の PL 像 (420 nm バンドパスフィルタ)



図 4-17 (a) サンプル A と(b) サンプル B の分析結果に基づく模式図



図 4-18 (a) (b) サンプル C の, (c) (d) サンプル D の分析結果。(a) (c) 通電試験後の PL 像 (420 nm バ ンドパスフィルタ) (b) (d) X 線トポグラフィー像 (g = 11212)

4.9 まとめ

第4章では、SiCエピ層を伝播する BPD を起源とするバイポーラ劣化現象を解析し、1SSF 拡張による SiC MOSFET の劣化量を定量的にモデル化すると共に、バイポーラ劣化品を取り除くスクリーニング 技術の開発を検討した。加えて、SiC エピ品質とスクリーニング試験結果の関係を調べ、バイポーラ劣 化した SiC MOSFET についてその原因を分析した。

BPD はデバイスが製造される前から SiC エピ層に存在しており,素子内に BPD が含まれると,SiC MOSFET 内蔵ダイオード動作中にバイポーラ劣化が起こる。信頼性の高い SiC MOSFET を市場に供給 するためには,バイポーラ劣化する不良品を出荷前にあらかじめ排除する,スクリーニング技術の開発 が必要であった。

バイポーラ劣化後の内蔵ダイオードは正常部と積層欠陥部の抵抗が並列に接続された状態であり、オ ン電圧の劣化量は正常部と積層欠陥部の抵抗値と、ISSF の面積をパラメータとしたモデルとして表す ことができる。正常部と ISSF 部の抵抗値は、バイポーラ劣化前後の電気特性評価と、劣化後の PL 評価 を組み合わせることで導出した。ISSF の面積は、BPD が ISSF に拡張する過程で時間とともに増加し、 やがて飽和する。UV 光の連続照射により ISSF の拡張過程を調べ、拡張開始直後はひし形で、途中から 多角形と台形になり、最終的には直角三角形になることを明らかにし、ISSF 面積の時間変化を定量的に 表現した。得られたパラメータを用いてバイポーラ劣化特性を計算し、実験値と比較した結果、計算値 は実際のバイポーラ劣化特性をよく再現した。

様々なストレス条件で通電試験を実施し、作成したモデルにフィッティングすることで 1SSF の拡張 速度のストレス条件依存性を得た。1SSF の拡張速度は順方向電流密度および接合温度とともに大きく なる。電流密度の増加に伴う SiC エピ層内の正孔密度の増加や、温度上昇に伴うパイエルス応力の低下 や正孔寿命の増加が、1SSF の拡張速度の増加につながったと考える。得られた 1SSF 拡張速度のストレ ス条件依存性から、SiC MOSFET 内蔵ダイオードに対するスクリーニング試験の具体的な条件を導出し た。スクリーニング試験を短縮するためには、順方向電流密度および接合温度を増加させることが効果 的である。スクリーニング試験の具体的な電流密度・温度・通電時間の指針を使用することで、製造ラ インに合わせた条件を簡単に見積もることができる。

デバイス試作前の PL 評価でエピ層中に BPD が0 個であった場合でも、スクリーニング試験で直角三 角形や帯状の 1SSF が拡張し、バイポーラ劣化する SiC MOSFET が存在した。直角三角形 1SSF の場合、 その原因は基板中の BPD であり、エピ層中で TED として伝播していたことが明らかになった。帯状 1SSF の場合は、起点が貫通転位である/ない場合があり、起点に基板中の BPD が接続されている/いな い場合など、多様な事例があり、原因の特定には至らなかった。これらの 1SSF の起源となる BPD は、 デバイス試作前の PL 評価では検出することができず、スクリーニング試験によって除外できる。

以上, SiC エピ層を伝播する BPD を起源とするバイポーラ劣化現象について検討し,積層欠陥拡張に よる SiC MOSFET の劣化量は正常部と積層欠陥部の抵抗値と,積層欠陥の拡張速度をパラメータとした 物理モデルとして表せることを示した。また,モデルをもとに SiC MOSFET 内蔵ダイオードに対する通 電スクリーニング試験の具体的な条件を導出した。

参考文献

[1] B. Gao and K.Kakimoto, J. Cryst. Growth 392, pp. 92-97 (2014).

[2] B. Gao and K. Kakimoto, Cryst. Growth Des. 14, pp. 1272-1278 (2014).

[3] I. Manning, J. Zhang, B. Thomas, E. Sanchez, D. Hansen, D. Adams, G. Y. Chung, K. Moeggenborg, C.

Parfeniuk, J. Quast, V. Torres, and C. Whiteley, Mater. Sci. Forum 858, pp. 11-14 (2016).

[4] J. Senzaki, S. Hayashi, Y. Yonezawa, and H. Okumura, *in proceedings of the International Reliability Physics Symposium*, 3B.3 (2018).

[5] K. Ishiji, S. Kawado, Y. Hirai, and S. Nagamachi, Jpn. J. Appl. Phys. 56, 106601 (2017).

[6] A. Iijima, I. Kamata, H. Tsuchida, J. Suda, and T. Kimoto, Phi. Mag. 97, pp. 2736-2752 (2017).

[7] 中山 浩二, "4H-SiC バイポーラデバイスにおける結晶欠陥と電気特性の関係に関する研究",大阪大 学博士論文 (2013).

[8] Y. Sugawara, Y. Miyanagi, K. Nakayama, K. Asano, S.Ogata, S. Okada, T. Izumi, and A. Tanaka, *in proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs*, pp. 273-276 (2007).
[9] J.D. Caldwell, R.E. Stahlbush, M.G. Ancona, O.J. Glembocki, and K.D. Hobar, *J. Appl. Phys.* 108, 044503 (2010).

[10] D. Hull and D.J. Bacon, Introduction to Dislocations, 5th ed., Butterworth-Heinemann, pp. 210-214 (2011).

[11] K. Konishi, S. Yamamoto, S. Nakata, Y. Toyoda, and S. Yamakawa, *Mater. Sci. Forum* 778–780, pp. 342–345 (2014).

5. 動作中デバイスの結晶欠陥可視化とデバイス高信頼化に向けたエピ設計

5.1 緒言

第5章では、SiC 中の結晶欠陥がデバイス信頼性に与える影響を動的に観測することを目的に、動作 中 SiC MOSFET で生じる結晶欠陥の変化を可視化する技術を開発した。SiC MOSFET を適用するアプリ ケーションによっては、第3章や第4章で想定した以上の駆動電流密度が求められる。その場合、積層 欠陥拡張の駆動力である正孔密度が高まるため、SiC エピ表面から深くに位置する BPD を原因としたバ イポーラ劣化が起こる。特に、SiC 基板はエピ層に比べて非常に多くの BPD が存在するため、基板中 BPD から拡張する積層欠陥によるバイポーラ劣化の程度は大きくなる。多様なアプリケーションで通電 信頼性を担保するためには、電流密度を変えて通電試験を実施し、観測・解析する必要がある。しかし、 通常の試験環境では、動作中 SiC MOSFET 内部の結晶欠陥の挙動を観察することができず、どの積層欠 陥がいつ拡張したかの情報を得ることができない。そこで、動作中デバイスにおける結晶欠陥の挙動を 可視化するために、オペランドX線トポグラフィー法を開発した。加えて、本手法で得られた結果を解 析することで、電流密度に応じた通電信頼性モデルを構築し、バイポーラ劣化を抑制するエピ設計指針 を提示した。

5.2 大電流密度で発生するバイポーラ劣化に関する課題

図 5-1 (a)に SiC MOSFET のオン電圧シフト量と電流密度の関係を示す。3.3kV SiC MOSFET を用いて、 内蔵ダイオードに対する順方向電流密度を段階的に増やして通電試験を行った。接合部の温度(Ti)を 175°C に、電流密度を 50 A/cm²、100 A/cm²、500 A/cm²に設定した。SiC MOSFET のオン電圧のシフト 量は、50 A/cm²、100 A/cm²、500 A/cm²の通電試験後にそれぞれ、0%、1.7%、30%となり、500 A/cm²の 通電試験後に大きく劣化した。各電流密度での通電試験後に,X線トポグラフィー法により結晶欠陥を 評価した結果を図 5-1(b)-(d)に示す。これらは X 線のエネルギーを 10 keV,回折ベクトルをg = 02210 として、X線フィルムを用いて得られたX線トポグラフィー像であり、それぞれの像の横には各電流密 度で拡張した 1SSF の模式図が示されている。50 A/cm² と 100 A/cm²の通電試験後は、それぞれ三角形 1SSF が 1 つ拡張しているのみである。しかし、500 A/cm²の通電試験後は、多くの三角形 1SSF に加え て帯状 1SSF が拡張している。この多くの 1SSF の拡張が、図 5-1(a)に示すオン電圧の大きな劣化につな がる。図 5-1(e)は、すべての通電試験後に SiC 表面の電極等の構造物を除去し、撮像した PL 像であり、 図 5-1(d)の X 線トポグラフィー像と同様に、多くの 1SSF が確認できる。なお、図 5-1(d)と(e)の比較か ら, 電極を通して撮像した X 線トポグラフィー像でも拡張した積層欠陥が問題なく観察できることを確 認した。このように, 試作した SiC MOSFET は低電流密度(50 A/cm²と 100 A/cm²)ではバイポーラ劣化 量が小さく、大電流密度(500 A/cm²)では劣化量が大きく、得られた通電信頼性は電流密度によって大き く異なることがわかる。



図 5-1 (a) SiC MOSFET のオン電圧シフト量と電流密度の関係。(b)(c)(d) (a)に(i),(ii),(iii)で示す通電試験後に得られた X 線トポグラフィー像 ($g = 0\overline{2}210$) (e)すべての通電試験後に得られた PL 像 (420 nm バンドパスフィルタ)

電流密度に応じた通電信頼性モデルを構築するためには、電流密度を変えて通電試験を実施し、その 通電信頼性を観測・解析する必要があり、動作中 SiC デバイスにおいて結晶欠陥の挙動を可視化する手 法が必要になる。先行研究として、メッシュ或いはストライプ状に窓があいた特殊なメタル構造を持つ SiC PiN ダイオードと PL 或いは EL(Electro Luminescence)イメージング法を用いた手法が報告されてい る[1-3]。これらの手法では、窓部分から漏れ出てくる光を PL 或いは EL 評価装置で検出することによ り、ISSF の拡張を観察している。ISSF 拡張の駆動力については、実験的・解析的な報告がされており、 拡張速度が注入された過剰少数キャリア(本研究の場合は正孔)に強く依存することが明らかにされてい る[1, 4-5]。また、ISSF の拡張に必要な正孔密度のしきい値は(1.6-2.5)×10¹⁶ cm⁻³と報告されている[1]。 更に、大電流密度で拡張した ISSF を分析し、拡張起点は基板の中に位置する BPD-TED 変換点である こと、拡張起点の BPD-TED 変換点はダイオードに流す電流密度に応じて深くなることが実験的に明ら かにされている[6-7]。

これらの先行研究を考慮すると、図 5-1(a)で示した大電流密度でのオン電圧の大きな劣化は、BPD が 多く存在する SiC 基板まで正孔が供給され、それらが 1SSF に拡張したと考えられる。このように、SiC MOSFET の駆動電流密度が大きくなると、1SSF 拡張の駆動力である正孔密度が高まり、より奥深くま で高密度の正孔が供給されるため、SiC エピ表面から深くに位置する BPD を原因とするバイポーラ劣化 が懸念される。特に、SiC 基板はエピ層に比べて非常に多くの BPD が存在するため、基板中 BPD から 拡張する 1SSF によるバイポーラ劣化の程度は大きくなる。

SiC MOSFET に対して,電流密度を変えて通電信頼性を評価する場合,PiN ダイオードで使用されて いる窓あき構造の適用は難しい。SiC MOSFET は,PiN ダイオードに比べてデバイス構造が複雑であり, 素子内にメッシュ状にゲート電極やソース電極が形成されている。このため,窓あきメタル構造を適用 しても,ゲート電極やソース電極が光を遮蔽するため,PL 或いは EL で 1SSF の拡張を観察することは できない。従って,SiC MOFSET の電流密度に応じたバイポーラ劣化現象に関して,有効な解析手法は これまで開発されていなかった。図 5-1 の実験のように、通電試験と X 線トポグラフィー評価を繰り返 す方法により、電流密度に応じたバイポーラ劣化現象を簡易的には評価可能であるが、通電試験前後の わずかな情報しか取得できない。また、起源となる BPD の構造の違いにより、1SSF の拡張が遅れる場 合も報告されており、このような情報を得るためにはリアルタイムに可視化できる解析手法が効果的で ある[8]。動作中の SiC MOSFET における結晶欠陥の挙動を動的に可視化することで、電流密度が変化し た際の過渡的な結晶欠陥の変化を知ることができ、実動作条件下での通電信頼性を検証できる。本目的 のために、オペランド X 線トポグラフィー法を開発した。開発した手法を用いて、SiC MOSFET 内で 1SSF がいつ、どこで、どのように拡張するかを可視化し、電流密度を変えた場合の結晶欠陥の変化を詳 細に解析した。また、拡張した 1SSF を分析することで、電流密度に応じた通電信頼性モデルを構築し、 バイポーラ劣化を抑制するエピ設計指針を導出した。

5.3 実験方法

オペランドX線トポグラフィー観察の事前準備として、内蔵ダイオードへの通電条件を選定した。ま ず、MOSFET 内部における正孔密度の電流密度依存性をシミュレーションから求め、各電流密度におい て 1SSF 拡張に必要な正孔がどの程度の深さまで存在するかを明らかにした。シミュレーションで必要 なパラメータは SiC PiN ダイオードを試作し、その電気特性から抽出した。次に、観察対象となる SiC MOSFET を試作し、選定した条件でオペランド X線トポグラフィー観察を実施した。得られた情報を 詳細に解析することで、動作中 SiC MOSFE 内部の結晶欠陥の変化を明らかにし、1SSF 拡張速度の電流 密度依存性を求めた。また、拡張した 1SSF の起点を分析することで、電流密度に応じた通電信頼性モ デルを作成し、実験結果と比較することでモデルの検証をした。最後に、バイポーラ劣化を抑制する SiC エピ層の設計方法を示した。この一連の実験方法について、その詳細を順を追って以降に示す。

5.3.1 試作した SiC PiN ダイオードと SiC MOSFET

SiC MOSFET 内蔵ダイオードへの通電条件を選定するにあたり, MOSFET 内部の正孔密度の電流密度 依存性をシミュレーションにより求めた。この際, SiC エピ層における正孔寿命が必要である。低濃度 の n型 SiC では、炭素空孔であるZ_{1/2}センターがライフタイムキラーとして知られており、Z_{1/2}センタ ーの密度は活性化アニールなどの高温工程によって変わることが報告されている[9]。そこで、活性化ア ニール工程を含むすべての製造工程を経験した SiC PiN ダイオードを作成し、その電気的特性から SiC エピ層における正孔寿命を抽出した。また、オペランドX線トポグラフィー観察において、観察対象と なる SiC MOSFET も試作した。

図 5-2 (a)-(c)はそれぞれ試作した SiC PiN ダイオードの断面模式図,SiC MOSFET の鳥観図と断面模式 図である。4 度オフの Si 面 SiC 基板上に,表 5-1 に示す様々な仕様でエピ層が成膜されている。デバイ スの機能領域であるドリフト層は SiC PiN ダイオードと SiC MOSFET でエピ仕様が異なる。表 5-1 の番 号 1 で示すように,SiC PiN ダイオードのドリフト層の窒素濃度と膜厚は 1×10¹⁵ cm⁻³, 10 µm である。 SiC 基板とドリフト層の界面に形成されるバッファ層の窒素濃度と膜厚は、1×10¹⁸ cm⁻³, 3 µm である。 表には記載していないが、ドリフト層の上面に形成された p+エピ層の Al 濃度と膜厚は、1×10¹⁹ cm⁻³ 程 度,2 µm である。PiN ダイオードの素子終端部は、ドライエッチング加工によりメサ構造が形成され、 Al のイオン注入により JTE(Junction Termination Extension)領域と p+領域が形成されている。これらは、 逆方向動作時に、電極終端部の電界集中を緩和して耐圧を保持する機能を持つ[10]。イオン注入後は、

-89-

第3章と同じ製造プロセスを用い,活性化アニール工程,犠牲酸化工程を経てアノード電極とカソード 電極を形成した。試作した SiC PiN ダイオードの定格容量は約20A である。

表 5-1 の番号 2 から 4 で示すように,SiC MOSFET のドリフト層の窒素濃度と膜厚は 3×10^{15} cm⁻³,30 μ m である。バッファ層については 3 種類使用した。番号 2 のバッファ層の窒素濃度と膜厚は 1×10^{18} cm⁻³,1 μ m であり,これはオペランド X 線トポグラフィー観察に用いた。番号 3 のバッファ層の窒素濃度 と膜厚は 1×10^{18} cm⁻³,3 μ m である。また,番号 4 のバッファ層は 2 層構造であり,その窒素濃度と膜厚 は,上側が 5×10^{18} cm⁻³,5 μ m,下側が 1×10^{18} cm⁻³,3 μ m である。番号 3 と 4 の SiC MOSFET はシミュ レーションモデルの検証用や,高窒素濃度層挿入によるバイポーラ劣化の抑制効果を確認するために用 いた。番号 2 から 4 で示す MOSFET の構造と製造プロセスは,第3章で述べたものと同じであり,窓 あき電極のような特殊な構造は用いていない。試作した SiC MOSFET の定格容量は約 30 A である。



図 5-2 (a) SiC PiN ダイオードの断面模式図 (b)(c) SiC MOSFET の鳥瞰図と断面模式図

No.	Device type	Buffer layer	Drift layer
1	SiC PiN diode	n-type, 1×10^{18} cm ⁻³ , 3 µm	n-type, 1×10^{15} , $10 \ \mu m$
2	SiC MOSFET	n-type, 1×10^{18} cm ⁻³ , 1 µm	n-type, 3×10^{15} , $30 \ \mu m$
3		n-type, 1×10^{18} cm ⁻³ , 3 µm	
4		n-type, 5×10^{18} cm ⁻³ , 5μ m/ n-type, 1×10^{18} cm ⁻³ , 3μ m	

表 5-1 試作した SiC PiN ダイオードと SiC MOSFET のエピ仕様

5.3.2 シミュレーション構造とそれに用いたエピ仕様

オペランド X 線トポグラフィー観察における通電条件は、シミュレーション結果をもとに選定した。 エピ層中でTEDに変換されたBPDは、BPD-TED変換点付近の正孔密度がしきい値を超えることで1SSF に拡張する[6-7]。正孔密度は SiC MOSFET を流れる電流密度によって変化する。従って、例えば基板中 の BPD からの 1SSF 拡張を観察したい場合,電流密度を調整して基板中の正孔密度をしきい値以上にす ればよい。この調整のためには、MOSFET 内部における正孔密度の電流密度依存性が必要となる。SiC MOSFET 内部の正孔密度分布を得るためには、SiC ドリフト層における正孔寿命が必要である。そのた め、試作した SiC PiN ダイオードの順方向特性から、窒素濃度が 1×10¹⁵ cm⁻³の場合の正孔寿命を見積も った。シミュレーションは市販のシミュレータである Synopsys 社の Sentaurus を使用した。図 5-3 にシ ミュレーションに使用した SiC PiN ダイオード構造を示す。シミュレーションで用いた構造は、コンタ クト層,p-well 層,ドリフト層,バッファ層,および SiC 基板から構成されている。シミュレーション に使用した主なパラメータを表 5-2 に示す。各領域の不純物濃度や厚さは試作した SiC PiN ダイオード と同じに設定した。また、ドリフト層、バッファ層、および SiC 基板における室温での正孔寿命は文献 [11]で報告されている値を用いた。SiC PiN ダイオードから抽出された正孔寿命を用いて、内蔵ダイオー ド動作時の SiC MOSFET 内部における正孔分布をシミュレーションにより求めた。シミュレーションの 構造は図 5-3 と同じであり、ドリフト層、バッファ層の窒素濃度と膜厚は、表 5-1 に示す設計と同じと した。

オペランドX線トポグラフィー観察では、表 5-1の番号2の構造のSiC MOSFETを使用したため、この内蔵ダイオードに対して3段階の電流条件を選定した。まず、MOSFET内部の正孔分布を内蔵ダイオードに流れる電流密度を関数としてシミュレーションし、エピ層内の特定位置(例えば、バッファ層/基板界面など)の正孔密度と電流密度の関係を求めた。これにより、各特定位置において、正孔密度が1SSF拡張のしきい値を超える電流密度を得る。シミュレーション結果をもとに、正孔密度がしきい値を超える深さが、ドリフト層、バッファ層、基板になるように3つの電流条件を選定した。実際のデバイスでは、正孔寿命はZ_{1/2}センターの分布や、イオン注入によって形成された欠陥に影響されることから、シミュレーションモデルの高精度化にはこれらの要素を組み込む必要がある。本研究では、各エピ層内部の正孔寿命は一定とし、アノードのコンタクトはオーミックであると仮定した簡単なモデルを採用した。



表 5-2 シミュレーション	で使用した各種パラメータ
----------------	--------------

Layer	Thickness (µm)	Concentration (cm ⁻³)	Hole lifetime (ns)
Contact layer	1	p-type, 1×10^{20}	-
Current injection layer	2	p-type, 1 × 10 ¹⁹	-
Drift layer	10	n-type, 1×10^{15}	$1\sim 500$
Buffer layer	3	n-type, 1×10^{18}	40
Substrate	50	n-type, 5×10^{18}	20

図 5-3 シミュレーションで使用した SiC PiN ダイオード構造

5.3.3 オペランドX線トポグラフィー法の実験系

図 5-4 にオペランド X 線トポグラフィー観察の実験系を示す。観察は SPring-8 の BL16B2 及び九州シ ンクロトロン光研究センター(SAGA-LS)の BL07 にて、単色化された放射光を用い、反射配置で行った。 SPring-8 と SAGA-LS の放射光減の輝度は 10 keV でそれぞれ 1×10¹⁶ と 3×10¹³ photons/s/mm²/mrad² in 0.1% bandwidth である。また、SPring-8 と SAGA-LS の光子密度は 1×10⁹ と 1×10⁸ photons/mm²/s である。実験 系は、X 線カメラ、20 アーム、ゴニオメーター、サンプルホルダーで構成されている。検出器には X 線 フィルムの代わりに高解像度のファイバー結合型 X 線カメラ(Andor, Zyla 5.5 HF)を使用し、X 線トポグ ラフィー像の連続撮像を可能とした。X 線カメラの画素サイズは 6.5 µm であり、実際の X 線トポグラ フィー撮像時の空間分解能は 20 µm 程度であった。オペランド X 線トポグラフィー観察の結果は、デジ タルデータとして得られるので、画像処理技術を利用して X 線トポグラフィー観察に先立って、回折条件を 分流して SiC MOSFET の X 線トポグラフィー像を取得し、最適な回折条件を選択した。

観察対象である SiC MOSFET に大電流を流すため,SiC MOSFET を DBC(Direct Bonded Cupper)基板上 に半田により実装した。そして,MOSFET 表面に形成されたゲート,ソース電極パッド上に AI ワイヤ を接合し,DBC 基板を電流用の電源と配線ケーブルで接続した。オペランド X 線トポグラフィー観察 時には,この電源と配線ケーブルを通して SiC MOSFET 内蔵ダイオードに流す電流を自由に変更するこ とができる。更に,DBC 基板はチラーに接続されたヒートシンク上に設置されており,動作中の MOSFET の接合温度を制御できる。

サンプルである SiC MOSFET に電流を流し始めると、電流に応じて MOSFET の接合部の温度が上昇 する。この通電による発熱の影響のため、MOSFET のブラッグ回折条件を満たす X 線の入射角がドリ フトし、回折した X 線強度が不安定になる。この不安定性を抑制するため、SiC MOSFET の動作中にブ ラッグ回折条件を満たす入射角を維持するように設計されたフィードバック機構を導入した[12]。図 5-5 に示すように、フィードバック機構は、圧電素子を用いたチルトステージ、ステージコントローラー、 デジタルアナログインターフェイス(DAQ)に X 線カメラと制御 PC を加えた構成をとる。SiC MOSFET への通電開始、或いは通電条件の変更に伴う MOSFET の温度変動により、X 線入射角がドリフトする と、ブラッグ角からずれるため、得られる X 線トポグラフィー像内の強度分布が変化する。本フィード バック機構ではこの現象を利用し、取得したトポグラフィー像の強度分布が均一(本例では左右対称) となるような角度(本機構では圧全素子の補償電圧を指す)を制御 PC で計算し、DAQ を介してステー ジの角度、すなわち X 線入射角の補正を行った。



図 5-4 オペランド X 線トポグラフィー観察の実験系



図 5-5 X 線入射角のズレを補正するフィードバック機構 (文献[12])

5.3.4 拡張した 1SSF の起点分析

オペランドX線トポグラフィー法を用いることで、ISSFが拡張開始したタイミングか明らかになる。 そこで、異なる電流密度で拡張した ISSF を特定し、その起点を分析した。オペランドX線トポグラフ ィー観察の後、SiC MOSFET 表面の電極構造を化学的に除去し、透過電子顕微鏡(TEM: Transmission Electron Microscopy)分析の準備としてドリフト層の表面を約 25 µm 程度研磨した。その後、KOH エッチ ング法にて SiC 表面にエッチピットを形成した。これらのピットは TEM 分析において、位置決め用の マークとして用いた。また、分析対象である ISSF と周辺のエッチピットや転位との位置関係を把握す るために、PL イメージング法と X 線トポグラフィー法を用いた。この際、エネルギーと回折ベクトル を、10 keV とg = 02210と設定した。この回折条件での SiC MOSFET への侵入深さおおよそ 50 µm と見 積もられ、ドリフト層、バッファ層、および基板内部を全て観察することが可能である[13]。これらの 準備の後、TEM 分析により、異なる電流密度で拡張した ISSF について、その起点となる BPD-TED 変 換点を観察した。そして、二次イオン質量分析(SIMS)分析により求めた窒素プロファイルと組み合わ せることで、BPD-TED 変換点が MOSFET 構造のどの深さに位置しているかを特定した。

5.3.5 通電信頼性モデルの検証

異なる電流密度で拡張した 1SSF の起点深さから,電流密度に応じた通電信頼性モデルを作成した。 その後,実際の通電試験結果と比べることで,モデルの妥当性を検証した。本実験では,表 5-1 の番号 3 の構造の SiC MOSFET を使用し,内蔵ダイオードに流す電流密度を徐々に増やして SiC MOSFET のオ ン電圧のシフト量を評価した。そして,シミュレーションにより,バッファ層/基板界面付近の正孔密度 の電流密度依存性を計算し,基板へのしきい値以上の正孔注入が開始される電流密度を求め,通電試験 結果と比較した。

次に、作成したモデルを用いて、バイポーラ劣化を抑制できるエピ層を設計し、その効果を確認した。 要求される最大の駆動電流で動作した場合でも、基板に注入される正孔密度がしきい値を超えないよう にエピ層の仕様を設計した。本実験では表 5-1 の番号 3 と 4 の構造の SiC MOSFET を使用した。番号 4 の構造は、基板に注入される正孔密度がしきい値を超えないように、ドリフト層とバッファ層の間に高 窒素濃度層が挿入されている。高窒素濃度層の窒素濃度と膜厚は 5×10¹⁸ cm⁻³、5 µm である。これらの番 号 3 と 4 の MOSFET の内蔵ダイオードに対して、電流密度を徐々に増やして通電試験を実施し、SiC MOSFET のオン電圧のシフト量を評価することで、設計した高窒素濃度層の効果を検証した。

5.4 SiC MOSFET 内部の正孔分布

図 5-6 に試作した SiC PiN ダイオードの室温での順方向電気特性を示す。この PiN ダイオードは、表 5-1 の番号 1 で示すように、窒素濃度 1×10^{15} cm⁻³のドリフト層を持つ。実線は測定値を、破線は図 5-3 に示した構造を用いてシミュレーションした結果である。シミュレーションではドリフト層の正孔寿命 を 1, 10, 100, 500 ns に設定した。これから、すべての製造プロセスを経た窒素濃度 1×10^{15} cm⁻³のドリフト層の正孔寿命 の ドリフト層の正孔寿命は最大で 500 ns 程度と見積もられた。これと、文献[11]で報告されている正孔寿命の 窒素濃度依存性から、窒素濃度 3×10^{15} cm⁻³の場合(SiC MOSFET のドリフト層仕様)のドリフト層を算出 し、400 ns と決定した。

得られた正孔寿命を用いて、内蔵ダイオード動作時の SiC MOSFET 内部における正孔分布の電流密度 依存性をシミュレーションにより求めた。この際、表 5-1 の番号2の SiC MOSFET 構造を想定した。図 5-7 (a)に、SiC MOSFET 内部の正孔密度の分布を電流密度 100 A/cm², 200 A/cm², 400 A/cm²の場合に分 けて示す。設定した正孔寿命の違いにより、ドリフト層での正孔密度はほぼ横ばいであるが、バッファ 層や基板内では大きく減少している。また、SiC MOSFET 内部の正孔密度は電流密度とともに増加する。 図 5-7 (b)に、内蔵ダイオードのドリフト層下部、バッファ層中央部、バッファ層/基板界面直下(基板内 部)の正孔密度を電流密度の関数として示す。本研究では、1SSF 拡張のために必要な正孔密度のしきい 値を 1×10¹⁶ cm³ であると仮定する[1]。図 5-7 (b)内の緑実線で示すバッファ層/基板界面の正孔密度に注 目すると、電流密度が、100 A/cm² と 200 A/cm² の場合は界面での正孔密度は 1×10¹⁶ cm⁻³ より小さい。従 って、SiC 基板内部に存在する BPD は 1SSF に拡張しないと予想される。しかし、電流密度が 400 A/cm² の場合では、バッファ層/基板界面の正孔密度が 1×10¹⁶ cm⁻³を超えるため、基板内部の BPD が 1SSF へ 拡張することが予想される。このようにして、図 5-7 (b)のシミュレーション結果をもとに、正孔密度が 1×10¹⁶ cm⁻³を超える深さが、ドリフト層の中、バッファ層の中、基板の中、となるよう 3 つの電流密度 を選択した。実際のオペランドX 線トポグラフィー観察では、SiC MOSFET 内蔵ダイオードに流す電流 を段階的に大きくし、電流密度 70 A/cm², 220 A/cm², 400 A/cm² と設定した。



図 5-6 窒素濃度 1×10¹⁵ cm⁻³のドリフト層を持つ SiC PiN ダイオードの室温での順方向電気特性



図 5-7 (a) 内蔵ダイオード動作時の SiC MOSFET 内部における正孔密度分布 (b) 内蔵ダイオード動作時の SiC MOSFET 内部における正孔密度と順方向電流密度の関係

5.5 オペランド X 線トポグラフィー法による動作中 SiC MOSFET の結晶欠陥可視化

オペランドX線トポグラフィー観察の前に、SiC MOSFET 内に拡張した三角形 1SSF のX線トポグラフィー像を様々な回折条件で比較し、最適な条件を選択した。比較結果を図 5-8 に示す。なお、SiC MOSFEET の電極などの構造物を除去した状態で撮像した。図 5-8 (a)は 1SSF の PL 像、(b)と(c)はX線トポグラフィー像であり、エネルギーと回折ベクトルは、それぞれ 11 keV と $g = \overline{11}212$, 10 keV と $g = 0\overline{2}210$ である。これらのX線トポグラフィー像はX線フィルムを用いて撮影された。各回折条件でのSiC MOSFET への侵入深さは、それぞれ 70 µm と 50 µm と見積もられ、ドリフト層やバッファ層で拡張する 1SSF を観察するのに十分な深さである[13]。 $g = 0\overline{2}210$ の回折条件では、三角形 1SSF の内部が良好なコントラストで観察できる。一方、 $g = \overline{11}212$ の回折条件では三角形 1SSF の内部が良好なコントラストで観察できる。一方、 $g = \overline{11}212$ の回折条件では三角形 1SSF の内部が良好なコントラストで観察されず、1SSF の外周のみが線として確認された。これは、1SSF のすべり方向が(1 $\overline{100}$)であるため、 $g = \overline{11}212$ の回折条件ではバーガーズベクトルbと回折ベクトルが転位の消滅測b・ $g = 0\overline{2}$ にの回折条件では満たさないためである。従って、SiC MOSFET 中の 1SSF を良好なコントラストで検出できる $g = 0\overline{2}210$ の回折条件を、オペランドX線トポグラフィー観察条件として選択した。なお、X線カメラでは 1SSF の領域は白いコントラストとして表示され、図 5-8 (c)の反転表示となる。



図 5-8 異なる回折条件での SiC MOSFET の X 線トポグラフィー像の比較。(a) PL 像 (420 nm バンド パスフィルタ) (b) $g = \overline{11212}$ で得られた X 線トポグラフィー像 (c) $g = 0\overline{2}210$ で得られた X 線トポ グラフィー像

図 5-4 に示した実験セットアップと、シミュレーション結果に基づき選んだ通電条件にて、オペランド X 線トポグラフィー観察を行い、その結果を解析した。図 5-9 (a)は SiC MOSFET の内蔵ダイオードに電流を流した際のタイムチャートと通電条件であり、ゲート電圧 V_g は-10 V、 T_j は 150°C に設定した。通電は、電流密度を段階的に増やして 3 ステップで行われ、電流密度は 70 A/cm², 220 A/cm², 400 A/cm² と設定した。通電時間は、各電流密度でそれぞれ 2.5 時間、20 分、20 分とした。X 線のエネルギーと回折ベクトルを 10 keV、 $g = 0\bar{2}210$ として、SiC MOSFET の X 線トポグラフィー像を通電試験中に撮像した。この際、露光時間は 1 秒とした。本解析で使用したタイミングを図 5-9 (a)において、タイミング 1、2、…6 として示した。タイミング 1、2、…6 はそれぞれ、通電試験の終了時、220 A/cm²の通電試験の開始後 7 分経過時点、220 A/cm²の通電試験の終了時、400 A/cm²の通電試験の終了時を意味する。

X線カメラを用いて得られたX線トポグラフィー像はデジタルデータであるため,画像処理を行う ことで、いつ、どこで、どの1SSFが拡張したかを詳細に解析した。各タイミングで得られたX線ト ポグラフィー像を使用し、タイミング間の像を減算処理することで、特定のタイミング間に拡張した 1SSFを抽出した。画像処理後のX線トポグラフィー像を図 5-9(c)-(g)に示す。図 5-9(b)はタイミング 1(通電試験前)の X 線トポグラフィー像である。図 5-9 (c)-(g)に示すトポグラフィー像から,それぞれ(c) タイミング1と2,(d)タイミング2と3,(e)タイミング3と4,(f)タイミング4と5,(g)タイミン グ5と6の間に拡張した1SSFが識別できる。なお,SiC MOSFET の内蔵ダイオードに電流を流すと, MOSFET の発熱に伴って,ヒートシンク上に設置された DCB 基板や固定部材の温度が上昇し,これに より MOSFET の位置がドリフトする。程度は非常に小さいが,この位置ずれの影響で,図 5-9 (c)-(g)で 1SSF のない領域(バックグラウンド)の信号が画像の減算後も残り,完全に0になっていない。

図 5-9 (b)から,通電試験前の SiC MOSFET 内には 1SSF がないことが確認できる。しかし,図 5-9 (c) に示すように、70 A/cm²の通電試験の間にいくつかの三角形 1SSF が拡張した。図 5-9 (d)に示すように、220 A/cm²の通電試験開始時には、70 A/cm²の通電試験で拡張した 1SSF とは別に、新たな三角形 1SSF が拡張した。図 5-9 (e)では、220 A/cm²の通電試験で遅れて拡張した 1SSF が確認できる。同様に、図 5-9 (f)に示すように、400 A/cm² の通電試験開始時には、70 A/cm² や 220 A/cm² の通電試験で拡張した 1SSF とは別に、新たな三角形 1SSF と帯状 1SSF が拡張した。また、図 5-9 (g)では、400 A/cm²の通電 試験で遅れて拡張した帯状 1SSF が確認できる。図 5-9 (e)と(g)で確認された 1SSF の拡張開始タイミングの遅れは、220 A/cm² と 400 A/cm²の通電条件でそれぞれ 2~7 分、0.5~5 分程度であった。図 5-9 から、三角形或いは帯状 1SSF はそれぞれ異なる電流密度で拡張を開始すること、拡張開始タイミングは同じ電流密度でも異なることが明らかになった。また、帯状 1SSF は 70 A/cm²、220 A/cm² では拡張せず、より大きな電流密度である 400 A/cm²の通電試験で拡張した。

通電試験後,SiC MOSFET の電極構造を除去し,PL 評価した結果を図 5-10 (a)に示す。これは、図 5-9 (b)-(g)と同じ場所の PL 像である。図 5-10 (b)は、オペランド X 線トポグラフィー観察中に拡張した 1SSF の模式図である。ここで、水色、黄緑、黄色、オレンジ、ピンクに色分けされた 1SSF は、それぞ れタイミング 1 と 2(図 5-9 (c))、タイミング 2 と 3(図 5-9 (d))、タイミング 3 と 4(図 5-9 (e))、タイミング 4 と 5(図 5-9 (f))、タイミング 5 と 6(図 5-9 (g))で拡張した 1SSF を表している。動的な観察によって、どの 1SSF がいつ拡張したかを区別することができる。エネルギーと回折ベクトルを 11 keV と $g = \overline{11}212$ として撮像した X 線トポグラフィー像を図 5-10 (c)に示す。拡張した三角形 1SSF の頂点が基板中の BPD につながっていることが確認でき、三角形 1SSF の成因はこの基板中の BPD であると考えられる。



図 5-9 (a) SiC MOSFET の内蔵ダイオードに対する通電試験条件とタイムチャート (b)-(g) *g* = 02210 の回折条件で得られた X 線トポグラフィー像 (b) 通電試験前の状態 (c)-(g) タイミング1 と 2, タイ ミング 2 と 3, タイミング 3 と 4, タイミング 4 と 5, タイミング 5 と 6 の間に拡張した 1SSF



図 5-10 (a) 図 5-10 と同じ場所の PL 像 (420 nm バンドパスフィルタ) (b) 拡張したタイミングで 1SSF を色分けして示した模式図。水色, 黄緑, 黄色, オレンジ, ピンクに色分けした 1SSF はタイ ミング 1-2(図 5-9 (c)), タイミング 2-3 (図 5-9 (d)), タイミング 3-4(図 5-9 (e)), タイミング 4-5(図 5-9 (f)), タイミング 5-6(図 5-9 (g))の間に拡張した 1SSF を示す。(c) *g* = 11212の回折条件で得られた X 線トポグラフィー像

X線トポグラフィー像を露光時間1秒で連続的に取得することで,SiC MOSFET における1SSFの拡張過程を明らかにした。図 5-11 は,MOSFET における三角形1SSFの拡張の様子を1分間隔で示した時間分解X線トポグラフィー像である。これらは、回折ベクトルをg = 02210,ゲート電圧Vgを-10 V,Tjを150°C,内蔵ダイオードへの電流密度を220 A/cm²に設定して撮像されたものである。図 5-11 には、(a)通電開始時に三角形 1SSF が拡張する標準的な場合,(b)電流の流れる動作領域の端部(電極の端)に三角形 1SSF がある場合,(c)三角形 1SSF が遅れて拡張開始した場合,の3つの例を示す。図 5-11(a)と(c)で着目した 1SSF は図 5-9 (d)と(e)で青枠で示されている。図 5-11 に示すように、拡張する 1SSF の形状は、初期のひし形から、台形に変形し、最終的に三角形に変化する。図 5-11(b)から、動作領域の端に位置する三角形 1SSF は、図 5-11 (a)の標準的な場合と比較して拡張の動きが飽和するまでに時間を要することがわかる。これは、動作領域の端部では電流の流れが弱くなり、1SSF 拡張の駆動力となる正孔密度が減少するため、拡張の動きが遅くなると考えられる。

図5-11(c)から,(a)や(b)と同じ電流密度であっても,三角形 1SSF が遅れて拡張開始することがわかる。 文献[7]では,BPD を構成する 2 つの部分転位の構造の違いによって部分転位のすべり悪くなるという 報告が,また文献[8]では,2つの部分転位のうち移動度が小さい C-core でも,+分な再結合エネルギー を受け取ることで Si-core に後れて動き出すという報告がされている。これらの先行研究を考慮すると, 同じ素子,同じ電流密度であっても、1SSF の起源である BPD の構造の違いにより,1SSF 拡張のタイミ ングが同期していなかったと推察するが,それを明らかにするためには,TEM 分析や X 線トポグラフ ィー分析によるバーガーズベクトル解析などの詳細な検討が必要である。図 5-11(c)で示す,遅れて拡張 する 1SSF は,拡張の開始が通電試験の開始後約 7 分と遅かったものの,拡張開始から飽和までにかか る時間は図 5-11(a)の標準的な場合と同程度であった。これは,転位の拡張速度が図 5-11(a)の標準的な場 合と(c)の遅れて拡張した場合とほぼ同じであることを意味する。オペランド X 線トポグラフィー観察 において,動的に得られた観察結果は非常に重要であり,拡張開始から飽和までの時間が長い場合や, 遅れて拡張する場合を考慮に入れて,バイポーラ劣化を起こす不良品を除外するスクリーニング試験条 件を決める必要がある。

図 5-12 は、MOSFET における帯状 1SSF の拡張の様子を 1 分間隔で示した時間分解 X 線トポグラフィー像である。これらは、回折ベクトルを $g = 0\overline{2}210$ 、ゲート電圧 V_g を-10 V、 T_j を 150°C、内蔵ダイオードへの電流密度を 400 A/cm²に設定して撮像されたものである。図 5-12 で着目した 1SSF は図 5-9 (f)の青枠で示されている。帯状 1SSF は(1 $\overline{1}00$)の方向に拡張していく様子がわかる。

得られた時間分解X線トポグラフィー像から三角形 1SSF や帯状 1SSF が動作中の SiC MOSFET 内で 拡張していく様子が良好なコントラストで可視化されており、転位の移動速度を解析するために十分な 時間分解能があることがわかった。



図 5-11 SiC MOSFET における三角形 1SSF の拡張の様子を 1 分間隔で示した時間分解 X 線トポグラフィー像 ($g = 0\overline{2}210$) (a) 通電開始直後に 1SSF が拡張した標準ケース (図 5-9 (d)に青枠で示す 1SSF) (b) 拡張した 1SSF が MOSFET の動作領域の端に位置するケース (c) 1SSF が遅れて拡張開始し始めたケース (図 5-9 (e)に青枠で示す 1SSF)



図 5-12 SiC MOSFET における帯状 1SSF の拡張の様子を1分間隔で示した時間分解 X 線トポグラフィー像 (*g* = 02210, 図 5-9 (f)に青枠で示す 1SSF)

続いて、SiC MOSFET 内で拡張する転位の移動速度を評価した。図 5-13 (a) (b)はそれぞれ SiC エピ層 内で BPD が三角形 1SSF へ拡張する様子の模式図と、三角形 1SSF のX線トポグラフィー像である。(a) は図 5-11 から得られた拡張の様子の模式図であり、三角形 1SSF の大きさは、MOSFET のドリフト層の 厚さと、SiC 基板のオフ角から求めた。ドリフト層は 30 µm、オフ角は 4 度であるため、三角形 1SSF の (1100)方向の長さは 770 µm、(1120)方向の長さは 440 µm となる。図 5-13 (c)(d)は(b)で示した青線での 回折 X 線強度のタイムチャートである。これは、X 線トポグラフィー像の青線部の画素情報を 1 秒ごと に切り出し、それを時系列に並べたものである。図 5-13 (c)に着目すると、青線は三角形 1SSF の右側に 設定されている。拡張初期は 1SSF の形状がひし形であり、ひし形 11SF の右上の頂点は青線に到達して いない。通電を開始してからおおよそ 100 秒後に、青線に到達する。従って、図 5-13 (c)では 1SSF を表 す白いコントラストが、青線の中心付近から確認できる。このタイムチャートにおいて、図 5-13 (c)(d) の青い破線で示した勾配から、拡張した 1SSF の転位移動速度を求めた。ただし、この移動速度は、(1100) 方向と(1120)方向へ投影した値である。図 5-13 の場合、(1100)方向の転位移動速度に着目する。

図 5-9 の他に, 4 つの SiC MOSFET を用いてオペランド X 線トポグラフィー観察を実施した。解析し た SiC MOSFET は合計 5 個であり、これらの中に拡張した 1SSF の中で、88 個の三角形 1SSF と 6 個の 帯状 1SSF に着目して転位移動速度を求めた。図 5-14 (a)(b)は、三角形 1SSF および帯状 1SSF の場合の (1100)方向の転位移動速度を,SiC MOSFET 内蔵ダイオードに流す電流密度の関数として示したもので ある。オペランドX線トポグラフィー観察中は、内蔵ダイオードに電流を流し、ゲート電圧Vaを-10V、 T_iを 150℃に設定して実施した。図 5-14 (a)から,多少のばらつきはあるものの,SiC MOSFET 内におけ る(1100)方向の転位の移動速度は、内蔵ダイオードに流れる電流密度に伴って大きくなる。これは、1SSF 拡張の駆動力となる SiC 中の正孔密度が電流密度に伴って大きくなるためである。三角形 1SSF の場合, 第4章で報告した内蔵ダイオードのバイポーラ劣化特性を表すモデルから求めた拡張速度を重ねて示 す。第4章では、1SSFの拡張の様子を動的に観察することができず、測定可能な情報は SiC MOSFET の電気的特性のみであったため、簡単な回路図を想定し、電気的特性から転位の移動速度を推定するモ デルを作成した。簡単なモデルであるが、このモデルから求めた転位の移動速度は、オペランドX線ト ポグラフィー観察で得られた実測値とよく一致している。図 5-14 (b)から,帯状 1SSF の転位移動速度は 三角形 1SSF に比べて 3 倍以上大きく, 文献[1]と同様の現象が確認された。図 5-11 (c)に示したように, 遅れて拡張を開始した 1SSF の転位の移動速度は、標準的な場合とほとんど等しく、その発生頻度は少 ないことが明らかになった。



図 5-14 1SSF の(1100)方向における拡張速度と順方向電流密度の関係。(a) 三角形 1SSF の場合。第 4章で示したバイポーラ劣化特性を表すモデルから算出した拡張速度を併せて示す。(b) 帯状 1SSF の場合

5.6 拡張した積層欠陥の起点

オペランドX線トポグラフィー観察後,異なる電流密度で拡張した1SSFを分析対象として選別した。 図 5-15 (a)-(c)は,SiC MOSFET 内蔵ダイオードに 70 A/cm²の通電をした際に拡張した三角形 1SSF の, 回折条件g = 02210でのX線トポグラフィー像,420 nm のバンドパスフィルタで得られた PL 像,385 nm のロングパスフィルタで得られた PL 像である。図 5-15 (a)に示すように,三角形 1SSF の頂点は基板 中の BPD につながっている。また,図 5-15 (c)の下に示す三角形 1SSF の 60°頂点付近の拡大 SEM 像か ら,頂点近傍に TED のピットが確認された。図 5-15 (d)は三角形 1SSF と転位の 3 次元模式図である。 デバイス試作前に,この付近のドリフト層内に BPD がないことを確認しているため,基板中の BPD が エピ成長中に TED に変換されていたと考えられる。従って,内蔵ダイオードに対する 70 A/cm²の通電 試験中に,BPD-TED 変換点直下の正孔密度が 1×10¹⁶ cm⁻³ をこえ,BPD-TED 変換点直下から三角形 1SSF が拡張開始したと予想される[6-7]。よって,1SSF の拡張起点の深さを分析することで,実デバイスでの 正孔密度分布を実験的に求めることができる。また,異なる電流密度で拡張した 1SSF を分析対象とす ることで,拡張起点深さの電流密度依存性が求められ,実デバイスでの正孔密度分布の電流密度依存性 を明らかにできる。

そこで、図 5-15 に示す三角形 1SSF の拡張起点の深さを分析した。図 5-15 (c)に示す TED のピットを 位置決め用のマークとして、BPD-TED 変換点位置を特定し、観察領域を決めた。TEM 分析領域を図 5-15 (c) (d)にオレンジ枠で示した。図 5-16 (a) (b)は、70 A/cm² の通電試験中に拡張した三角形 1SSF の BPD-TED 変換点の平面暗視野および断面明視野 STEM 像である。図 5-16 (a)の上部には転位線の模式図を示 す。図 5-16 (a)に示すように、平面像でピットにつながる TED と 1SSF の部分転位が接続している点 (BPD-TED 変換点)を確認できる。図 5-16 (b)は(a)の白い矢印方向に断面観察した結果である。平面観察 と断面観察を順番に実施することで、拡張した 1SSF の起点である BPD-TED 変換点を見失うことなく 観察できた。断面観察結果から BPD-TED 変換点深さが得られた。深さについては、すべての分析事例 を述べた後に示す。



図 5-15 70 A/cm² で拡張した三角形 1SSF についての詳細。(a) *g* = 02210で得られた X 線トポグラフィー像 (b) 420nm バンドパスフィルタで得られた PL 像 (c) 385 nm ロングパスフィルタで得られた PL 像。1SSF 頂点の拡大 SEM 像を下部に示す。 (d) 三角形 1SSF と転位の 3 次元模式図。TEM 分析 領域は図(c) (d)でオレンジ枠で示す。



(b)

Cross-sectional view

BPD-TED TED conversion point	Partial dislocation
	500 nm
off angle	

図 5-16 70 A/cm² で拡張した三角形 1SSF の起点分 析結果。(a) BPD-TED 変換点付近の平面暗視野 STEM 像。上部に転位の模式図を示す。(b) BPD-TED 変換点付近の断面明視野 STEM 像。断面観察 の方向は(a)内に矢印で示す。 次に、1×10¹⁶ cm⁻³以上の正孔密度となる領域深さを実験的に確認するため、SiC MOSFET 内蔵ダイオ ードに対する 400 A/cm²の通電試験で拡張した三角形 1SSF の最深部を分析した。図 5-17 (a) (b)は回折条 件*g* = 02210での X 線トポグラフィー像と、三角形 1SSF の顕微鏡像である。(b)の下には、三角形 1SSF の 60°頂点付近の拡大 SEM 像を示す。図 5-15、図 5-16 の分析事例と同様に、拡張した三角形 1SSF の頂 点は基板中の BPD につながり(図 5-17 (a))、頂点付近に TED のピットが確認できる(図 5-17 (b))。従っ て、三角形 1SSF と転位の 3 次元模式図は図 5-17 (c)のように考えられる。内蔵ダイオードに対する 400 A/cm²の通電試験中に、BPD-TED 変換点直下の正孔密度が 1×10¹⁶ cm⁻³を超え、BPD-TED 変換点直下か ら三角形 1SSF が拡張し始め、1×10¹⁶ cm⁻³を超える領域の最も深い領域まで 1SSF が拡張したと予想され る。図 5-17 (c)に示すように、1SSF の最深部は BPD-TED 変換点よりも深い領域に位置すると考えられ る。そこで、三角形 1SSF の最大深さを求めるため、1SSF の最深部を分析した。図 5-17 (b)に示す TED のピットを位置決め用のマークとして、三角形 1SSF の頂点位置を特定し、観察領域を決めた。TEM 分 析領域を図 5-17 (c) (d)にオレンジ枠で示した。

図 5-18 (a) (b)は,400 A/cm²の通電試験中に拡張した三角形 1SSF の頂点位置の平面暗視野および断面 明視野 STEM 像である。図 5-18 (a)の上部には転位線の模式図を示す。図 5-18 (a)に示すように,平面像 では 1SSF の頂点付近に 2 つの転位が確認できる。図 5-18 (b)は,(a)の白い矢印方向に断面観察した結果 であり,1SSF の最深部が観察された。図 5-18 (b)の TEM 像を傾けることで,(c)に示すように 2 つ転位 の間の領域が積層欠陥であることを確認した。これらの結果から,拡張した三角形 1SSF の最大深さが 得られた。



図 5-17 400 A/cm² で拡張した三角形 1SSF についての詳細。(a) $g = 0\overline{2}210$ で得られた X 線トポグラフィー像 (b) KOH エッチングによるピット形成後の光学顕微鏡像。1SSF 頂点の拡大 SEM 像を下部に示す。 (c) 三角形 1SSF と転位の 3 次元模式図。TEM 分析領域は図(b) (c)でオレンジ枠で示す。



図 5-18 400 A/cm² で拡張した三角形 1SSF の起点付近の分析結果。(a) 頂点付近の平面暗視野 STEM 像。上部に転位の模式図を示す。(b) 頂点付近の断面明視野 STEM 像。断面観察の方向は(a)内に矢印で示す。(c) (b)を+y 方向に傾けた断面明視野 STEM 像

図 5-15 から図 5-18 で示した分析方法と同様に,70 A/cm²,220 A/cm²,400 A/cm²の通電試験中に拡張 した 3 つの三角形 1SSF を用いて,BPD-TED 変換点の深さを分析した。BPD-TED 変換点の分析数の合 計は,70 A/cm² で 2 個,220 A/cm² で 1 個,400 A/cm² で 1 個である。また,400 A/cm² の通電試験中に拡 張した 1SSF の最大深さも分析した。1SSF の最大深さの分析数の合計は 2 個である。TEM 分析に続い て,SIMS 分析を実施して SiC MOSFET 内の窒素濃度の深さ方向プロファイルを得た。図 5-19 に SIMS 分析で得られた SiC MOSFET のドリフト層,バッファ層,および基板における窒素濃度を示す。グラフ 内のひし形と三角形のプロットは、それぞれ TEM 分析で得られた BPD-TED 変換点深さと、1SSF の最 大深さを示す。TEM 分析と SIMS 分析を組み合わせることで、SiC MOSFET 内の BPD-TED 変換点と、 1SSF の最大深さの位置情報を得ることができた。

TEM 分析と SIMS 分析で得られた結果をまとめて図 5-20 に示す。これは、実験的に明らかになった BPD-TED 変換点と、拡張した 1SSF の最大深さを示した SiC MOSFET の断面模式図である。70 A/cm² の 通電試験で拡張した 1SSF の BPD-TED 変換点は、ドリフト層/バッファ層界面から上に 870 nm および 80 nm に位置する。220 A/cm² の通電試験で拡張した 1SSF の BPD-TED 変換点は、ドリフト層/バッファ 層界面から下に 320 nm に位置する。400 A/cm² の通電試験で拡張した 1SSF の BPD-TED 変換点は、バ ッファ層/基板界面から上に 80 nm に位置する。このように、拡張した 1SSF の BPD-TED 変換点は電流 密度に伴って深くなり、70 A/cm² の通電試験でドリフト層の下部、220 A/cm² の通電試験でバッファ層 の中央部、400 A/cm² の通電試験でバッファ層/基板界面付近に位置する。これは、SiC MOSFET 内蔵ダ イオードに流れる電流密度が 70 A/cm²、220 A/cm²、400 A/cm²の順に大きくなり、正孔密度が 1×10¹⁶ cm⁻³ 以上となる領域がこの順で深くなるためである。例えば、70 A/cm²の通電試験の場合、ドリフト層/バ ッファ層界面から上に 870 nm および 80 nm に位置する BPD-TED 変換点付近の正孔密度は 1×10¹⁶ cm⁻³ を超えるため,変換点直下から 1SSF の拡張が起こる。しかし,図 5-20 に示す他の BPD-TED 変換点付 近では,正孔密度が 1×10¹⁶ cm⁻³以下であるため,1SSF は拡張しない。

ここで、オペランド X 線トポグラフィー観察の条件は、5.4 節で示すシミュレーション結果をもとに 決定した。具体的には、SiC MOSFET 内部の正孔密度を計算し、正孔密度が 1×10¹⁶ cm⁻³ を超える深さが、 ドリフト層の中、バッファ層の中、基板の中、となるよう 3 つの電流密度を選択した。図 5-20 に示した 解析結果は、シミュレーションで予測した通りとなった。

400 A/cm²の通電試験で拡張した 1SSF の最大深さは, バッファ層/基板界面から下に約 470 nm であり, SiC 基板中に位置した。これは,図 5-20 に示すように,BPD-TED 変換点よりも深くに位置する。SiC MOSFET 内蔵ダイオードに流れる電流密度が 70 A/cm², 220 A/cm², 400 A/cm² と徐々に増加し,最終的 に 400 A/cm²に達する。そのため,拡張した 1SSF は電流密度の増加とともにより深い領域まで拡張し, 最終的には 400 A/cm² で正孔密度が 1×10¹⁶ cm⁻³を超える深さまで広がる。400 A/cm² の通電試験の場合, SiC 表面からバッファ層/基板界面から下に約 470 nm 付近までの領域で,正孔密度が 1×10¹⁶ cm⁻³をこえ ると考えられる。

図 5-21 に正孔密度が 1×10¹⁶ cm⁻³に達する深さと SiC MOSFET 内蔵ダイオードに流れる電流密度との 関係を示す。ここで、*T_j*は 150°C に設定し、図の右側にシミュレーション構造の模式図を示す。グラフ 内の実線はシミュレーション結果を示す。ひし形と三角形のプロットは、それぞれ TEM 分析で得られ た BPD-TED 変換点深さと、1SSF の最大深さを示す。シミュレーション結果から、電流密度の増加に伴 い、正孔密度が 1×10¹⁶ cm⁻³を超える深さが深くなることがわかる。これにより、SiC MOSFET のより深 い領域から 1SSF が拡張することが予想される。TEM 分析で得られた、400 A/cm² の通電試験における 1SSF の最大深さ(三角形のプロット)は、シミュレーション結果とよく一致した。従って、現行のシミュ レーションモデルを用い、実際の通電試験結果と比べることで、モデルの妥当性を検証した。



図 5-19 ドリフト層,バッファ層,基板における深さ方向の窒素濃度。ひし形と三角形のプロットは TEM 分析で得られた BPD-TED 変換点深さと拡張した 1SSF の最大深さをそれぞれ示す。



図 5-20 BPD-TED 変換点深さと 1SSF の最大深さを示す SiC MOSFET 構造の断面模式図



図 5-21 正孔密度が 1×10¹⁶ cm⁻³に達する深さと内蔵ダイオード順方向電流密度との関係。シミュレーション構造の模式図をグラフ右側に示す。ひし形と三角形のプロットは TEM 分析と SIMS 分析で得られた結果を,実線はシミュレーション結果を示す。
5.7 モデルの検証とバイポーラ劣化を抑制するエピ層の設計

シミュレーションモデルを検証するために、表 5-1 の番号 3 の構造の SiC MOSFET を使用して内蔵ダ イオードに対する通電試験を行った。図 5-22 (a)に SiC MOSFET オン電圧のシフト量を、内蔵ダイオー ドに流す電流密度の関数として示した。電流密度は、100 A/cm²から 500 A/cm²まで徐々に大きくし、ゲ ート電EVgを-10 V、Tjを 175°C に設定して実施した。各電流密度において、オン電圧のシフト量が飽和 するのに十分な通電時間とした。一般的に、帯状 1SSF はバッファ層/基板界面の正孔密度が 1×10¹⁶ cm³ を超えることで、SiC 基板内部から拡張することが知られている[6]。帯状 1SSF は、その形状のために 三角形 1SSF よりも面積が大きく、試作した SiC MOSFET の場合、帯状 1SSF によるオン電圧のシフト 量は 10%以上となる。従って、図 5-22 (a)のオン電圧のシフト量が 10%以上であれば、SiC 基板内部の BPD を原因とした帯状 1SSF の拡張によりバイポーラ劣化が起きたと判断した。各電流密度における通 電試験の結果は図 5-22 (a)の中に表として示す。これから、SiC MOSFET 内蔵ダイオードに対する電流蜜 後が 400 A/cm²から 500 A/cm²付近では、オン電圧のシフト量が 10%を超え、バイポーラ劣化している。

図 5-22 (b)は、SiC MOSFET のバッファ層/基板界面直下における正孔密度をシミュレーションから求 め、電流密度の関数として示したものである。黒い実線は表 5-1 の番号 3 の構造の SiC MOSFET を示し ている。シミュレーション結果から、バッファ層/基板界面直下の正孔密度は、電流密度 400 A/cm² で 1×10¹⁶ cm⁻³付近に達し、500 A/cm² では 1×10¹⁶ cm⁻³を超える。この結果は、通電試験の結果とよく一致 する。シミュレーション結果と実験結果から、電流密度が 400 A/cm²から 500 A/cm²付近でバッファ層/ 基板界面直下の正孔密度が 1×10¹⁶ cm⁻³を超え、基板中の BPD から 1SSF が拡張することで、バイポーラ 劣化が起こったと考える。シミュレーションモデルは図 5-3 に示す簡単なモデルであるが、そこから得 られた結果は図 5-21 や図 5-22 で述べたように分析結果や実験結果をよく再現することが確認できた。 そこで、このモデルを用いてバイポーラ劣化を抑制できるエピ層を設計し、その効果を検証した。同時 に、SiC 基板の品質(BPD が多い、少ない)が SiC MOSFET のバイポーラ劣化に与える影響も検討した。



図 5-22 (a) SiC MOSFET のオン電圧シフト量と内蔵ダイオードに流す電流密度との関係 (b) バッフ ァ層/基板界面直下における正孔密度と内蔵ダイオードに流す電流密度との関係。黒い実線は表 5-1 番号 3 の SiC MOSFET(バッファ層 1×10¹⁸ cm⁻³, 3 μm)の場合,青い実線は表 5-1 番号 4 の SiC MOSFET(5×10¹⁸ cm⁻³, 5 μm の高窒素濃度層有)の場合を示す。青丸,オレンジ十字,黒横棒は, (a)に 示す通電試験の結果を示し,それぞれ劣化なし,劣化あり,未試験を表す。

ここでは, BPD 密度が 2000 個/cm²と<500 個/cm²(500 個/cm²以下)の SiC 基板に形成された,表 5-1

の番号3の構造のSiC MOSFETを用いた。加えて,BPD 密度が<500 個/cm²のSiC 基板に形成された,表 5-1 の番号4の構造のSiC MOSFET を用いた。番号4の高窒素濃度層は、シミュレーション結果に基づいて、基板内部の正孔密度が 1×10^{16} cm⁻³を超えないように設計されており、濃度と膜厚は 5×10^{18} cm⁻³、5µm である。高窒素濃度層を有するSiC MOSFET におけるバッファ層/基板界面直下における正孔密度の電流密度依存性を、図 5-22 (b)に青の実線として示す。これから、SiC MOSFET の内蔵ダイオードに対して、1000 A/cm²という大きな電流を流してもバッファ層/基板界面の正孔密度は 1×10^{16} cm⁻³を超えないことが確認できる。

図 5-23 に、使用した 3 種類の SiC MOSFET の通電試験によるオン電圧のシフト量を示す。内蔵ダイ オードに対する電流密度を 500 A/cm²に、ゲート電圧Vgを-10 V に、Tjを 175°C に、通電時間を 1 時間と して実施した。試験対象の SiC MOSFET に関する情報(高窒素濃度層の有無、基板の BPD 密度)をグラフ 下部に示した。BPD 密度が 2000 個/cm²で、高窒素濃度層がない SiC MOSFET はオン電圧が大きくシフ トした。これに比べて、BPD 密度が<500 個/cm²で、高窒素濃度層がない SiC MOSFET は、オン電圧の シフト量が小さかった。従って、BPD 密度の低い良質な基板を用いることでバイポーラ劣化の程度を小 さくできる。しかし、現在市販されている基板の品質から、完全にバイポーラ劣化を抑制することは困 難である。一方で、BPD 密度が<500 個/cm²で、高窒素濃度層を有する SiC MOSFET は、通電試験でオ ン電圧のシフトがほとんど起こらず、バイポーラ劣化しなかった。このように、バッファ層/基板界面の 正孔密度が 1×10¹⁶ cm⁻³を超えないように設計された高窒素濃度層は、大電流密度の通電試験においても バイポーラ劣化せず、高い信頼性を示すことを確認した。



図 5-23 高窒素濃度層がある/ない場合の SiC MOSFET オン電圧シフト量の比較

表 5-1 の番号 3 の構造の SiC MOSFET を例にとって、バイポーラ劣化を抑制するエピ仕様の設計について検討した。バッファ層の窒素濃度と膜厚を分流して、各仕様ごとに、SiC MOSFET 内部の正孔分布の電流密度依存性を計算した。そして、バッファ層/基板界面の正孔密度が 1×10¹⁶ cm⁻³ を超える場合はバイポーラ劣化する、超えない場合はバイポーラ劣化しないと判断した。バッファ層/基板界面の正孔密度を 1×10¹⁶ cm⁻³ 以下にでき、SiC 基板中 BPD からの 1SSF 拡張を防ぐことができるバッファ層の仕様を、電流密度ごとに図 5-24 に示す。例えば、SiC MOSFET 内蔵ダイオードに対する電流密度を 500 A/cm²とした場合、グラフ内の赤い実線の左側に示したバッファ層仕様では、バッファ層/基板界面の正孔密度 が 1×10¹⁶ cm⁻³を超え、SiC 基板中 BPD からの 1SSF 拡張によるバイポーラ劣化が起こる。一方、赤い実線の右側に示したバッファ層仕様では、バッファ層/基板界面の正孔密度が 1×10¹⁶ cm⁻³を超えないため、

SiC 基板中 BPD からの 1SSF 拡張によるバイポーラ劣化が起こらない。なお、図 5-24 の青い丸とオレン ジの十字は、表 5-1 に示す SiC MOSFET の構造を示しており、各記号は内蔵ダイオードに対する電流密 度 500 A/cm²の通電試験結果を表し、それぞれバイポーラ劣化なし、バイポーラ劣化ありを示す。青い 丸のプロットは、バイポーラ劣化しなかった仕様であり、グラフ内で赤い実線の右側に位置する。オレ ンジの十字のプロットは、バイポーラ劣化した 2 つの仕様であり、グラフ内で赤い実線の左側に位置す る。このように、得られた通電試験結果はシミュレーション結果と相違ないが、シミュレーションモデ ルの精度を上げるためには、様々なエピ設計の基板を用いて SiC MOSFET を試作し、電流密度を分流し た通電試験を行い、オン電圧のシフト量を評価する必要がある。

以上の検討から, SiC 基板の品質が SiC MOSFET の通電信頼性に影響すること,バッファ層/基板界面 の正孔密度が 1×10¹⁶ cm⁻³を超えないようにエピ層を設計することで,バイポーラ劣化が抑制できること を確認した。バイポーラ劣化のない SiC MOSFET を開発するためには,良質な基板を使用し,適用アプ リケーションごとに SiC MOSFET 内部の正孔分布を把握し,バッファ層/基板界面の正孔密度が 1×10¹⁶ cm⁻³を超えないように設計・制御することが必要である。



図 5-24 表 5-1 の番号 3 の SiC MOSFET(ドリフト層: 3×10¹⁵ cm⁻³, 30 µm, バッファ層: 1×10¹⁸ cm⁻³, 3µm)の場合, バッファ層/基板界面の正孔密度を 1×10¹⁶ cm⁻³以下にでき, SiC 基板からの 1SSF 拡張 を防ぐことができるバッファ層の仕様。青丸とオレンジ十字は, 試作した SiC 製 MOSFET の構造を 示す。各記号は内蔵ダイオードに対して 500 A/cm²の通電試験を行った結果を示し, それぞれバイポ ーラ劣化なし, 劣化ありを示す。

5.8 まとめ

第5章では,動作中 SiC MOSFET における結晶欠陥の挙動を可視化するために,オペランドX線ト ポグラフィー法を開発した。加えて,得られた結果を解析することで,電流密度に応じた通電信頼性モ デルを構築し,バイポーラ劣化を抑制するエピ設計指針を導出した。

SiC MOSFET を適用するアプリケーションによっては,第3章や第4章で想定した以上の駆動電流密度が求められる。その場合,1SSF 拡張の駆動力である正孔密度が高まり,正孔が SiC エピ表面から奥深くまで供給されるため,深くに位置する BPD を原因としたバイポーラ劣化が起こる。特に SiC 基板は,エピ層に比べて非常に多くの BPD が存在するため,基板中 BPD から拡張する 1SSF によるバイポーラ劣化の程度が大きくなる。電流密度に応じた通電信頼性モデルを構築するためには,電流密度を変えてバイポーラ劣化現象を観測する必要があり,動作中の SiC MOSFET における結晶欠陥の挙動を可視化する手法が必要になるが,これまで有効な解析手法が開発されていなかった。そこで,動作中デバイスにおける結晶欠陥の挙動を可視化するために,オペランドX線トポグラフィー法を開発した。

内蔵ダイオードに対する電流密度を 70 A/cm², 220 A/cm², 400 A/cm² と段階的に大きくして観察を行った結果,動作中 SiC MOSFET における 1SSF の拡張を直接観察することに世界で初めて成功した。X 線トポグラフィー像を解析することで,各電流密度で異なる 1SSF が拡張すること,同じ電流密度でも 拡張開始のタイミングが異なることを明らかにした。また,時間分解 X 線トポグラフィー像から抽出した転位の移動速度は内蔵ダイオードに流れる電流密度に伴って大きくなった。

オペランドX線トポグラフィー観察後,異なる電流密度で拡張した1SSFを選別し,拡張起点である BPD-TED 変換点の深さを分析した。拡張した1SSFの BPD-TED 変換点は電流密度に伴って深くなり, 70 A/cm²の通電試験でドリフト層の下部,220 A/cm²の通電試験でバッファ層の中央部,400 A/cm²の通 電試験でバッファ層/基板界面付近に位置した。また,400 A/cm²の通電試験で拡張した1SSFの最大深 さは,バッファ層/基板界面から下に約470 nm であり,SiC 基板中に位置した。分析で得られた BPD-TED 変換点深さや,1SSFの最大深さは、シミュレーション結果とよく一致した。

シミュレーションモデルを用いて、バイポーラ劣化を抑制できるエピ層を設計し、その効果を検証した。エピ層の工夫がない SiC MOSFET の場合, BPD 密度の低い良質な基板を用いることでバイポーラ劣 化の程度を小さくできるが、完全に劣化を抑制することはできない。しかし、バッファ層/基板界面の正 孔密度が 1×10¹⁶ cm⁻³を超えないように設計された高窒素濃度層を有する SiC MOSFET は、大電流試験 後もバイポーラ劣化せず、高い信頼性を示した。加えて、バイポーラ劣化を抑制するエピ仕様の設計に ついて検討し、特定の SiC MOSFET 構造を例にとり、具体的なバッファ層仕様を電流密度ごとに導出した。

以上,動作中 SiC MOSFET における 1SSF の拡張を可視化するオペランド X 線トポグラフィー法を開発し,電流密度に応じた通電信頼性モデルを構築した。また,得られたモデルからバイポーラ劣化を抑制するエピ設計指針を示した。バイポーラ劣化のない SiC MOSFET を開発するためには,適用アプリケーションごとに SiC MOSFET 内部の正孔分布を把握し,バッファ層/基板界面の正孔密度が 1×10¹⁶ cm⁻³を超えないように制御することが必要である。

参考文献

[1] T. Tawara, S. Matsunaga, T. Fujimoto, M. Ryo, M. Miyazato, T. Miyazawa, K. Takenaka, M. Miyajima, A.

Otsuki, Y. Yonezawa, T. Kato, H. Okumura, T. Kimoto, and H. Tsuchida, J. Appl. Phys. 123, 025707 (2018).

[2] K. Konishi, S. Yamamoto, S. Nakata, Y. Nakamura, Y. Nakanishi, T. Tanaka, Y. Mitani, N. Tomita, Y.

- Toyoda, and S. Yamakawa, J. Appl. Phys. 114, 014504 (2013).
- [3] J. Nishio, A. Okada, C. Ota, and R. Iijima, J. Appl. Phys. 128, 085705 (2020).
- [4] A. Iijima and T. Kimoto, J. Appl. Phys. 126, 105703 (2019).
- [5] 鳥見 聡, "SiC パワー半導体バイポーラ劣化抑制方法の研究", 九州工業大学博士論文 (2020).
- [6] S. Hayashi, T. Yamashita, J. Senzaki, M. Miyazato, M. Ryo, M. Miyajima, T. Kato, Y. Yonezawa, K. Kojima, and H. Okumura, *Jpn. J. Appl. Phys.* 57, 04FR07 (2018).
- [7] S. Hayashi, T. Yamashita, J. Senzaki, T. Kato, Y. Yonezawa, K. Kojima, and H. Okumura, *Appl. Phys. Express* 12, 051007 (2019).
- [8] Y. Ishikawa, M. Sudo, Y. Yao, Y. Sugawara, and M. Kato, J. Appl. Phys. 123, 225101 (2018).
- [9] E. Saito, J. Suda, and T. Kimoto, Appl. Phys. Express 9, 061303 (2016).
- [10] D. Alok and B. J. Baliga, IEEE Trans. Electron Devices 44, 6, pp. 1013-1017 (1997).
- [11] T. Kimoto, H. Niwa, T. Okuda, E. Saito, Y. Zhao, S. Asada, and J. Suda, *J. Phys. D: Appl. Phys.* 51, 363001 (2018).
- [12] A. Yoneyama, S. Takeya, T. T. Lwin, D. Takamatsu, R. Baba, K. Konishi, R. Fujita, K. Kobayashi, A.
- Shima, M. Kawamoto, H. Setoyama, K. Ishiji, and Y. Seno, J. Synchrotron Rad. 28, pp.1966-1977 (2021).
- [13] K. Ishiji, S. Kawado, Y. Hirai, and S. Nagamachi, Jpn. J. Appl. Phys. 56, 106601 (2017).

6. 結論

6.1本研究の結論

エネルギー,輸送・製造,家庭・オフィス産業など電力供給から消費の末端までを支えるパワーデバ イスは、横断的技術として位置づけられ、カーボンニュートラルを実現するためのキーコンポーネント として期待されている。パワーデバイス用の半導体材料は、現在 Si が広く用いられているが、更なる省 エネルギー化に向けて、優れた物性値を持つ SiC や GaN 等が着目され、それぞれの特性を活かせる領 域に社会実装すべく、実用化が開始されている。本研究で取り扱う SiC は、高い電圧での動作が可能と いう特長から、高耐圧・大電流が求められるモビリティや電力系統での活躍が期待されている。しかし、 SiC には多種多様な結晶欠陥が存在しており、それにより SiC パワーデバイスの電気的特性が劣化する。 本研究は、SiC パワーデバイスの高信頼化を念頭に、重要な課題である結晶欠陥に着目し、結晶欠陥の 制御方法と結晶欠陥が SiC パワーデバイスの信頼性に及ぼす影響をまとめたものである。

第1章は、本研究の社会的背景、SiC パワーデバイスの特長と課題、そして本研究の目的と意義を述 べた。SiC の持つ物性値はパワーデバイス用途において大変魅力的であるが、材料である SiC エピ基板 には欠陥が多いという最大の欠点がデバイスの高信頼化、普及の妨げとなっている。SiC エピ表面に凹 凸を伴う形態欠陥が SBD や MOSFET の逆方向リーク電流を増やすことや、SiC の基底面内に伝播する BPD が電子・正孔再結合エネルギーにより 1SSF へ拡張し、MOSFET の特性が劣化する(バイポーラ劣 化)ことが課題である。これら課題の解決に向けた本研究の取り組みの概要と論文全体の構成について 述べた。

第3章では、SiC MOSFET の製造プロセス中に形成される BPD の形成機構を解明し、それを抑制す る製造プロセスの開発を検討した。BPD はイオン注入や高温アニールなどの製造プロセス中に形成さ れ、従来の製造プロセスで試作した SiC MOSFET は内蔵ダイオードの通電試験においてバイポーラ劣化 を示した。プロセス起因 BPD の形成機構の解明と、それを抑制する製造プロセスの確立のため、p+領 域の導電性、プロセス起因 BPD の形成程度、プロセス起因 BPD が SiC MOSFET の信頼性へ与える影 響、の3点から検討した。低コンタクト抵抗を示した高ドーズ量・室温の注入条件では、AI が注入され た p+領域境界に沿ってプロセス起因 BPD が形成される。一方、低ドーズ量または高温の注入条件では、 プロセス起因 BPD の形成が抑制される。プロセス起因 BPD が形成された場合、高温アニール後の AI 注 入領域境界に、注入ドーズ量と共に増加する応力が検出された。これから、高温アニール時に二次欠陥 の生成に伴い AI 注入領域が膨張し、AI 注入領域の境界に応力が発生し、その応力によりプロセス起因 BPD が形成されたと考える。プロセス起因 BPD を含まない,低ドーズ量または高温の注入条件で試作 した SiC MOSFET は,通電試験でバイポーラ劣化せず,高い通電信頼性を示した。

第4章では、SiC エピ層を伝播する BPD を起源とするバイポーラ劣化現象を解析し、1SSF 拡張によ る SiC MOSFET の劣化量を定量的にモデル化すると共に、バイポーラ劣化品を除外するスクリーニング 技術を検討した。また、SiC エピ品質とスクリーニング試験結果の関係を調べ、バイポーラ劣化した SiC MOSFET についてその原因を検証した。BPD はデバイスが製造される前から SiC エピ層に存在してお り、信頼性の高い SiC MOSFET を市場に供給するためには、バイポーラ劣化する不良品を出荷前に除外 する、スクリーニング技術の開発が必要である。バイポーラ劣化による内蔵ダイオードのオン電圧劣化 量は、正常部と ISSF 部の抵抗値と、ISSF の面積とをパラメータとしたモデルとして表せる。それぞれ のパラメータを、電気特性評価と PL 評価を組み合わせることで導出した。作成したモデルを用いて ISSF の拡張速度を導出し、拡張速度は順方向電流密度および接合温度と共に大きくなることを明らかにした。 得られた拡張速度の電流密度・接合温度依存性から、SiC MOSFET 内蔵ダイオードに対するスクリーニ ング試験の具体的な条件を導出した。スクリーニング試験の結果、オン電圧の劣化量は SiC エピ層を伝 播する BPD 数と共に増加した。また、PL 検査で検出できない BPD がスクリーニング試験で ISSF に拡 張し、バイポーラ劣化する事例を明らかにし、スクリーニング試験の重要性を示した。

第 5 章では,動作中 SiC MOSFET における結晶欠陥の挙動を可視化するために,オペランド X 線ト ポグラフィー法を開発した。また、得られた結果から電流密度に応じた通電信頼性モデルを構築し、バ イポーラ劣化を抑制する SiC エピ設計指針を導出した。電流密度に応じたバイポーラ劣化現象を観測す るためには, 動作中の SiC MOSFET 内の結晶欠陥の挙動を可視化する手法が必要になるが, これまで有 効な手法が開発されていなかった。そこで、動作中デバイスにおける結晶欠陥の挙動を可視化するため に、オペランド X 線トポグラフィー法を開発した。それにより、動作中 SiC MOSFET における 1SSF の 拡張を直接観察することに世界で初めて成功し、各電流密度で異なる 1SSF が拡張すること、同じ電流 密度でも拡張開始のタイミングが異なることを明らかにした。時間分解 X 線トポグラフィー像から, 1SSFの拡張速度を抽出し、内蔵ダイオードに流れる電流密度に伴って大きくなることを明らかにした。 異なる電流密度で拡張した 1SSF について,拡張起点である BPD-TED 変換点の SiC エピ表面からの深 さを分析した結果、変換点は電流密度に伴って深くなり、拡張に必要な正孔密度が供給される深さの電 流密度依存性を実験的に明らかにした。 これらの研究結果を基に, バッファ層/基板界面の正孔密度を制 御する高窒素濃度層を設計し, それを適用した SiC MOSFET は, 大電流試験でバイポーラ劣化せず高い 通電信頼性を示すことを実証した。続いて、バイポーラ劣化を抑制するエピ仕様の設計について検討し、 電流密度に応じて具体的なバッファ層仕様を導出した。バイポーラ劣化を起こさない SiC MOSFET を開 発するためには、適用アプリケーションごとに SiC MOSFET 内部の正孔分布を把握し、バッファ層/基 板界面の正孔密度を制御することが必要であることを明らかにした。

6.2 残されている課題

本研究では、形態欠陥や BPD に着目し、それらが SiC SBD や SiC MOSFET の電気的特性に及ぼす影響を検討したが、達成できなかった課題も多く残されている。

残されている課題の第1は、トレンチ JBS ダイオードのデバイス設計パラメータの最適化とその実証 である。本研究では、ショットキー接合界面における電界強度低減効果の検証を優先したため、オン電 圧が増加した。最適な設計パラメータで試作したデバイスにより、オン電圧の増加なくリーク電流が低 減可能であることを実証する必要がある。

残されている課題の第2は、イオン注入領域の境界に沿って形成されるプロセス起因 BPD の形成機 構である。本研究では、イオン注入領域の境界に発生した応力をプロセス起因 BPD の成因とし、それは 二次欠陥の形成に伴うイオン注入領域の膨張により生じたと述べた。しかし、二次欠陥による格子定数 の変化は明らかになっておらず、これを検証する必要がある。また、発生した応力のイオン注入条件依 存性から、プロセス起因 BPD の形成を抑制できる注入条件を選定した。しかし、応力は注入領域の大き さや形状などのレイアウトによっても変化すると考えられるので、注入条件に加えてレイアウトも考慮 したユニバーサルな製造プロセスの設計指針が必要である。

残されている課題の第3は、SiC MOSFET 内部の正孔密度の予測モデルの高精度化である。本研究では、SiC エピ層内部の正孔寿命を一定とし、内蔵ダイオードのアノードコンタクト部はオーミック性を示すと仮定した。しかし、実際のSiC MOSFET ではエピ層内部の正孔寿命は点欠陥の影響を受けること、 イオン注入で形成したコンタクト部における正孔密度は理想値からずれることが考えられるので、これらの各要素を評価し、モデルに組み込む必要がある。

残されている課題の第4は, BPD-TED 変換点の分析手法の開発である。本研究で, BPD-TED 変換点 の位置が, SiC MOSFET の通電信頼性に影響を与えることを明らかにした。BPD-TED 変換点が SiC エ ピ表面付近にある場合は,デバイス駆動中に正孔が供給されやすく,バイポーラ劣化が起きやすい。従 って, BPD-TED 変換点の分布を把握することは,SiC MOSFET の通電信頼性を担保する上で重要となる ため, BPD-TED 変換点を大面積で簡便に分析する手法を開発する必要がある。

6.3 将来の展望

将来の展望の第1は、やはり形態欠陥や BPD の低密度化である。形態欠陥に関しては、SiC バルク単 結晶基板の前処理条件を含めたエピ成長条件の最適化により、良好な濃度・膜厚均一性を確保しつつ形 態欠陥を抑制できる解を見出せるのではないかと考えている。BPD に関しては、SiC バルク単結晶基板 に含まれる BPD がエピ層中にそのまま伝播、或いは TED として伝播するため、エピ成長技術で低密度 化することは困難である。TED はバイポーラ劣化に無害であるが、BPD-TED 変換点の位置とデバイス 駆動条件によってはバイポーラ劣化を引き起こす。エピ層中の BPD や BPD-TED 変換点を低密度化する ためには、SiC バルク単結晶基板の高品質化が必要となる。昇華法の技術革新により、SiC バルク単結 晶基板の BPD 密度は年々減少してきたが、これ以上の大幅な削減は原理的に困難であると考えられる。 昇華法に代わる新たな成長方法として、BPD の低密度化が期待できる溶液法や高温ガス成長法の技術開 発が進められている。これらの成長技術が進展し、工業的に SiC バルク単結晶基板が入手可能になれば、 新たな成長方法で製造された SiC バルク単結晶基板に対する、最適な基板前処理技術やエピ成長技術の 開発が必要であろう。同様に、新たな成長方法で得られたエピ基板を用いて SiC パワーデバイスを試作 し、一連の電気特性試験・信頼性評価を行い、その特性を検証することが必要であろう。特に、溶液法 においては触媒として金属が使用されるため、金属不純物がデバイスの電気特性や信頼性に与える影響 について検討が必要と考える。

将来の展望の第2として、新たなSiC バルク単結晶成長技術が成熟するまでの間に、BPD の影響を抑 制し、バイポーラ劣化のないSiC パワーデバイスをどのように開発するべきか、自身の考えを述べる。 本研究で、SiC MOSFET の通電信頼性を決める要因は、BPD や BPD-TED 変換点の位置と、駆動中の MOSFET 内の正孔密度分布であることを明らかにした。つまり、通電信頼性は、材料側の特性と、デバ

-117-

イス・モジュール側の特性によって影響を受ける。従って、材料 - デバイス - モジュール分野を横断し て通電信頼性を担保する必要がある。材料分野では,BPD-TED 変換点の位置を制御できるエピ成長技 術や、多層エピ成膜技術が必要になる。前者は、SiC バルク単結晶中に含まれる BPD を全て TED に変 換し、かつ BPD-TED 変換点を SiC エピ表面からより深い位置に制御することで、1SSF 拡張の駆動力で ある正孔を届きにくくする効果がある。この際, BPD-TED 変換点の分布を簡便に分析できる手法を開 発する必要がある。後者は、高窒素濃度層を備えた多層エピ構造とすることで、SiC バルク単結晶基板 内への正孔注入を抑制し、基板からの 1SSF 拡張を抑制する効果がある。デバイス分野では、BPD の形 成がない製造技術や, BPD を含む素子を適切に除外するスクリーニング技術, そしてデバイス内の正孔 密度を正確に予測するモデルが必要である。モジュール分野では、BPD や BPD-TED 変換点に合わせた 駆動方法や実装方法の工夫が必要である。これらの材料, デバイス, モジュール分野は切り離しできず, シームレスに連携することがバイポーラ劣化のない SiC MOSFET の開発に必要である。分野を横断した 開発には、図 6-1 に示すように、SiC 材料からデバイス・モジュールまでのデータをデジタル統合し、 サイバー空間上に独自のモデルをつくることが効果的である。フィジカル空間で得られた実験データを サイバー空間上のモデルと比較検証するサイクルを繰り返すことでモデルが洗練され、デジタルツイン 化が進む。これにより、サイバー空間上で材料の特性からモジュールの特性を見積る、或いは要求され るモジュールの特性から必要な材料特性を見積ることが簡便にできるため、開発サイクルが短縮され、 高信頼な SiC パワーデバイスを早期に市場投入できる。

本研究で得られた研究結果は、結晶欠陥と共存しつつ、高信頼な SiC パワーデバイスをどのように開 発するかという問いに対して、重要な指針になると考えている。特に、これまで観察手法が無かった、 動作中 SiC MOSFET における結晶欠陥の挙動を可視化できたことは画期的な研究結果であり、開発した 手法を用いることで SiC パワーデバイスの高信頼化に貢献できると考える。



図 6-1 SiC パワーデバイス開発におけるデジタルツイン化

謝辞

本論文を執筆するにあたり,懇切なる御指導を賜りました名古屋大学 未来材料・システム研究所 宇 治原 徹 教授に心より感謝いたします。また,名古屋大学 大学院工学研究科 宇佐美 徳隆 教授,名古 屋大学 未来材料・システム研究所 天野 浩 教授,名古屋大学 大学院工学研究科 宮崎 誠一 教授,名 古屋大学 シンクロトロン光研究センター 田渕 雅夫 教授には本論文を審査いただくに際して,細部に わたり御指導ならびに御助言を賜り,深く感謝いたします。

動作中 SiC MOSFET における結晶欠陥の挙動を可視化するにあたり,放射光施設での実験環境の立 ち上げから改良,長時間にわたる実験について,全面的な御支援と多大なる御助言をいただきました九 州シンクロトロン光研究センター 米山 明男 氏,石地 耕太郎 氏に深く感謝いたします。

本研究の一部は株式会社 日立製作所にて創出されたものです。研究の遂行と論文執筆の機会を与え てくださった研究開発グループ 電動化イノベーションセンタ 山岡 士朗 センタ長,島 明生 主管研究 長,エネルギーエレクトロニクス研究部 豊田 善章 部長,沖野 泰之 ユニットリーダーに深く感謝し ます。また,デバイス研究者としての基礎を御指導下さった横山 夏樹 主任研究員,亀代 典史 研究員 に厚く感謝いたします。

デバイスの試作・評価には、多くの方々の御協力をいただきました。デバイスの通電試験環境の構築 に関して、多大なる御協力をいただいた藤田 隆誠 研究員に深く感謝いたします。バイポーラ劣化に関 する議論で、様々な御助言をいただいた毛利 友紀 主任研究員、佐川 雅一 主任研究員に深く感謝いた します。通電試験や結晶欠陥の分析に際して、多くの時間を割いて協力いただいた小林 慶亮 研究員に 深く感謝いたします。また、本研究を遂行するにあたり、自身の御経験を踏まえて懇切なる御指導をい ただきました、元 株式会社 日立製作所 大野 俊之 主任研究員に感謝の意を表します。

本研究は,以上に挙げきれなかった多くの方々からの御協力,御指導により達成されたものであり, 心より御礼申し上げます。

最後に、これまでの教育の機会を与えてくれた両親と、一番近くで支えてくれた夫の聡悟に心より感 謝し、謝辞の結びとさせていただきます。

2022年2月 小西 くみこ

本学位論文に関する研究業績リスト

查読付学術論文 (主著)

[1] <u>K. Konishi</u>, N. Kameshiro, N. Yokoyama, A. Shima and Y. Shimamoto, "Effect of trench structure on reverse characteristics of 4H-SiC junction barrier Schottky diodes" *Japanese Journal of Applied Physics* Vol. **56**, 121301 (2017).

[2] <u>K. Konishi</u>, R. Fujita, Y. Mori, and A. Shima, "Inducing defects in 3.3 kV SiC MOSFETs by annealing after ion implantation and evaluating their effect on bipolar degradation of the MOSFETs", *Semiconductor Science and Technology* Vol. **33**, 125014 (2018).

[3] <u>K. Konishi</u>, R. Fujita, and A. Shima, "Modeling and evaluation of stacking fault expansion velocity in body diode of 3.3 kV SiC MOSFET", *Journal of Electronic Materials* Vol. **48**, 3, pp. 1704-1713 (2019).

[4] <u>K. Konishi</u>, R. Fujita, K. Kobayashi, A. Yoneyama, K. Ishiji, H. Okino, A. Shima and T. Ujihara, "*In-operando* x-ray topography analysis of SiC metal–oxide–semiconductor field–effect transistors to visualize stacking fault expansion motions dynamically during operations", *Journal of Applied Physics* Vol. **130**, 145703 (2021).

[5] <u>K. Konishi</u>, R. Fujita, K. Kobayashi, A. Yoneyama, K. Ishiji, H. Okino, A. Shima and T. Ujihara, "Nucleation sites of expanded stacking faults detected by *in-operando* x-ray topography analysis to design epitaxial layers for bipolar-degradation-free SiC MOSFETs", to be published by *AIP Advances* in March 2022.

国際会議発表 (主著)

[1] <u>K. Konishi</u>, N. Kameshiro, N. Yokoyama, A. Shima and Y. Shimamoto, "Influence of Trench Structure on Reverse Characteristics of 4H-SiC JBS Diodes" *European Conference on Silicon Carbide and Related Materials* (*ECSCRM*) 2014, September 21-25, Grenoble (France), MO-P-77 (2014).

[2] <u>K. Konishi</u>, R. Fujita, A. Shima, and Y. Shimamoto, "Modeling of Stacking Faults Expansion Velocity of Body Diodes in 4H-SiC MOSFET", *European Conference on Silicon Carbide and Related Materials (ECSCRM) 2016*, September 25-29, Halkidiki (Greece), MoP.36 (2016).

[3] <u>K. Konishi</u>, R. Fujita, Y. Mori, and A. Shima, "Investigation of forward voltage degradation due to process induced defects in 4H-SiC MOSFET", *International Conference on Silicon Carbide and Related Materials*(*ICSCRM*) 2017, September 17-22, Washington, D.C. (U.S.), TU.C1.1 (2017).

[4] <u>K. Konishi</u>, R. Fujita, A. Yoneyama, and A. Shima, "Operando X-ray topography of 4H-SiC MOSFETs to investigate stacking fault expansion", *European Conference on Silicon Carbide and Related Materials (ECSCRM)* 2018, September 2-6, Birmingham (UK), TU.P.ED5 (2018).

[5] <u>K. Konishi</u>, R. Fujita, K. Kobayashi, A. Yoneyama, Y. Mori and A. Shima, "Operando X-ray topography analysis of 4H-SiC MOSFETs for investigating stacking fault expansion", *International Conference on Silicon Carbide and Related Materials*(*ICSCRM*) 2019, September 29-October 4, Kyoto (Japan), *Invited* Tu-1B-01 (2019).

受賞

[1] 応用物理学会 第10回女性研究者研究業績・人材育成賞(小舘香椎子賞)小西 くみこ;「SiCパワ ーデバイスの高信頼化に向けた SiC 結晶欠陥に関する研究」(2019).