社団法人 電子情報通信学会 THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS 信学技報 IEICE Technical Report ED2011-156 SDM2011-173 (2012-2)

# CNFET における high-k ゲート絶縁膜界面近傍の電荷分布とその影響

鈴木 耕佑<sup>†</sup> 大野 雄高<sup>†</sup> 岸本 茂<sup>†,‡</sup> 水谷 孝<sup>†</sup>

†名古屋大学工学研究科量子工学専攻 〒464-8603 名古屋市千種区不老町

‡名古屋大学 VBL 〒464-8603 名古屋市千種区不老町

E-mail: yohno@nuee.nagoya-u.ac.jp

あらまし カーボンナノチューブ電界効果型トランジスタ(CNFET)のゲート絶縁膜界面に生ずる界面電荷につい て、ケルビンプローブフォース顕微鏡を用いて調べ、Au 電極や SiO<sub>2</sub> 基板との界面付近に高濃度の正電荷が偏在す ることを見出している。デバイスシミュレーションにより、これらの界面電荷が CNFET の特性に及ぼす影響につ いて調べ、主に Au 電極とゲート絶縁膜との界面に存在する電荷が CNFET の伝導型極性を変化させることを明らか にしている。

キーワード カーボンナノチューブ, ALD, high-k, ゲート絶縁膜, 界面

# Charge distribution near interface of high-k gate insulator in CNFETs

Kosuke SUZUKI<sup>†</sup> Yutaka OHNO<sup>†</sup> Shigeru KISHIMOTO<sup>†,‡</sup> and Takashi MIZUTANI<sup>†</sup>

† Department of Quantum Engineering, Nagoya University, Furo-cho, Chikusa-ku, Nagoya, 464-8603 Japan

<sup>‡</sup> Venture Business Laboratory, Nagoya University, Furo-cho, Chikusa-ku, Nagoya, 464-8603 Japan

E-mail: yohno@nuee.nagoya-u.ac.jp

**Abstract** We have investigated the interface charges generated at the interfaces of the gate insulator in carbon nanotube field-effect transistors (CNFETs) by Kelvin probe force microscopy. It has been found that positive charges are concentrated near the interfaces of the gate insulator with Au electrodes and with a SiO<sub>2</sub> substrate. We have also studied the effect of the positive interface charges on the property of CNFETs, using the device simulation. It has been revealed that the charges at the interface of the gate insulator with the Au electrodes is responsible for the change in the polarity of conduction carriers of CNFETs.

Keyword carbon nanotube, ALD, high-k, gate insulator, interface

## 1. はじめに

カーボンナノチューブ(CNT)は電子と正孔の移動度 がともに高く[1]、International Technology Roadmap for Semiconductors (ITRS)において、"More Moore"の極限 的な CMOS デバイスに用いることが検討されている [2]。CMOS 応用において、伝導キャリアの制御 (p/n制御)が必須である。これまでに、化学ドーピング[3, 4]や電極の仕事関数[5,6]による制御、両極性素子のし きい値シフト[7]などの方法が提案されているものの、 特に n型デバイスについては、安定性や性能に課題が ある。近年、Sc や Y といった低仕事関数金属を電極に 用いて、高性能な n型カーボンナノチューブ電界効果 型トランジスタ(CNFET)が作製できるとの報告[8]もあ るが、材料的な Si プロセス適合性や再現性に課題があ る。

CNFET は基本的にはショットキーバリア型トランジスタ[9]であり、伝導型はコンタクト電極付近のバン

ドプロファイルにより決まる。我々は、これまでにコ ンタクト電極付近に固定電荷を設置することにより電 極近傍のバンドプロファイルを変化させ、CNFETの伝 導型を制御できる可能性を見出している[10,11]。例え ば、原子層堆積法(ALD)により堆積した high-k ゲート 絶縁膜やその界面に導入される固定電荷を利用して、 CNFETの p/n 制御や CMOS インバータを実現している [12]。この方法は、比較的大気安定性に優れ、Si プロ セス適合性ももつ。

ー方で、ゲート絶縁膜界面の電荷の起源や分布、 CNFET の素子特性に与える影響については未だ十分 に理解できていない。本研究では、ケルビンプローブ フォース顕微鏡(KFM)を用いて、ゲート絶縁膜界面近 傍の電荷分布の解析を試みた。また、デバイスシミュ レータを用いて、ゲート絶縁膜界面近傍の電荷分布が CNFET の素子特性に及ぼす影響を調べた。

# 2. KFM によるゲート絶縁膜界面近傍の電荷分 布解析

### 2.1. 実験方法

CNFETにおいて、ゲート絶縁膜はソース・ドレイン 電極や SiO<sub>2</sub>/Si 基板、CNT と界面を形成する。このう ち、CNT との界面は他の界面に比べ、面積が非常に小 さく、その界面電荷は素子中のポテンシャルに対して 支配的でない。本研究では、電極や SiO<sub>2</sub>/Si 基板とゲ ート絶縁膜の界面に着目している。

これらの界面を調べる試料として、図1に示すよう に、(a) Au 電極上および(b) SiO<sub>2</sub>/Si 上に HfO<sub>2</sub>を堆積し た構造を準備した。なお、Si 基板は低抵抗  $p^+$ -Si (<0.02  $\Omega$ ·cm)、熱酸化 SiO<sub>2</sub>の膜厚は 10 nm である。ゲート絶 縁膜である HfO<sub>2</sub>は ALDを用いて 250°C にて堆積した。 HfO<sub>2</sub>の厚さは 0.09 nm から 20 nm まで変化させた。CF<sub>4</sub> を用いた反応性イオンエッチング(RIE)により HfO<sub>2</sub>を 部分的に除去し、表面が Au (または Si) となる領域 と HfO<sub>2</sub> となる領域を形成した。最後に、真空中にて 300°C でポストアニール処理を行った。KFM は Au コ ーティングした探針を用いて真空中で行った。

#### 2.2. 実験結果

図 2 は Au 上に HfO<sub>2</sub> を 6 nm 堆積した試料の表面電 位プロファイルである。HfO<sub>2</sub>表面の電位は Au 表面の 電位より約 1 V 高く測定された。ここで、HfO<sub>2</sub>膜のも つ内蔵電位( $V_{HfO_2}$ )は HfO<sub>2</sub>表面の電位と Au 表面の電位 との差で与えられる。この内臓電位は HfO<sub>2</sub> 中もしく は Au と HfO<sub>2</sub>の界面に正の電荷が存在することを示し ている。なお、RIE でエッチングされた Au 表面とさ れなかった Au 表面の表面電位差は±0.1 V 以下であり、 プロセスに起因する Au 電極の電位の変化はほとんど 無視できることを確認している。また、SiO<sub>2</sub>上に HfO<sub>2</sub> を堆積した試料についても同様に正の  $V_{HfO2}$ が測定さ れ、SiO<sub>2</sub> と HfO<sub>2</sub>の界面にも正電荷が存在している。

HfO<sub>2</sub> 膜の厚さ方向の電荷分布を調べるため、 $V_{HfO2}$ の HfO<sub>2</sub> 膜厚( $t_{HfO2}$ )依存性を調べた。図 3 は Au 電極上 と SiO<sub>2</sub> 上に堆積した HfO<sub>2</sub> における  $V_{HfO2}$ の  $t_{HfO2}$ 依存 性である。Au 電極上に堆積した HfO<sub>2</sub> の場合、 $V_{HfO2}$  は  $t_{HfO2}$ とともに増加し、 $t_{HfO2}$ ~10 nm において  $V_{HfO2}$ ~



図 1. 試料の断面構造と KFM の模式図. (a) Au 電極上 に HfO<sub>2</sub>を堆積した試料, (b) SiO<sub>2</sub> 基板上に HfO<sub>2</sub>を堆 積した試料.

1 V で飽和した。これは、Au との界面から 10 nm 程度 の領域にかけて正電荷が偏在していることを示してい る。SiO<sub>2</sub>上に堆積した HfO<sub>2</sub>の場合も、Au 電極上の場 合と同様の傾向が見られたが、1 モノレイヤの HfO<sub>2</sub> を堆積した場合においても、~0.4 V の内蔵電位が現れ た。これは、HfO<sub>2</sub> と SiO<sub>2</sub>の界面にダイポールが存在 することを示唆している。

 $V_{HfO2}$ の $t_{HfO2}$ 依存性から $HfO_2$ 中の電荷分布を定量的 に求める。Au 電極上の $HfO_2$ の場合、 $HfO_2$ 中の電荷分 布 $N(t_{HfO2})$ は次の式で与えられる。

$$N(t_{\rm HfO2}) = \frac{\varepsilon_{\rm HfO2}}{q t_{\rm HfO2}} \frac{\Delta V_{\rm HfO2}}{\Delta t_{\rm HfO2}},\tag{1}$$

また、SiO<sub>2</sub>上の HfO<sub>2</sub>中の N(t<sub>HfO2</sub>)は次の式で与えられ る。

$$N(t_{\rm HfO2}) = \frac{\Delta V_{\rm HfO2}}{q(\frac{t_{\rm HfO2}}{\varepsilon_{\rm HfO2}} + \frac{t_{\rm SiO2}}{\varepsilon_{\rm SiO2}})\Delta t_{\rm HfO2}},$$
(2)

ここで、 $\varepsilon_{HfO2}$ は HfO2の誘電率、 $\varepsilon_{SiO2}$ は SiO2の誘 電率、 $t_{SiO2}$ は SiO2の膜厚、qは素電荷である。図 4 は式(1)および式(2)を用いて求めた  $N(t_{HfO2})$ である。 HfO2の場合、Au 電極や SiO2との界面付近に正の電荷 が偏在し、その面電荷密度は、Au 電極上の HfO2の場 合は  $4.5 \times 10^{13}$  cm<sup>-2</sup>、SiO2 基板上の HfO2の場合は 1.8



図 2. Au 電極上に堆積した HfO<sub>2</sub> (厚さ 6 nm)の表面電 位プロファイル.



図 3. Au 上 (■)および SiO<sub>2</sub>上 (●) における V<sub>HfO2</sub>の t<sub>HfO2</sub>依存性.



図 4. (a)Au 電極上および(b)SiO<sub>2</sub>上の電荷分布.

 $\times 10^{12} \text{ cm}^{-2} \text{ cm} \text{ obs}.$ 

HfO<sub>2</sub> 膜中に存在する正電荷は酸素空孔に起因する と考えられている[13]。酸素空孔の生成機構としては Si と HfO<sub>2</sub>の界面に対しては、Shiraishi らにより提案 されている[14]。HfO<sub>2</sub>中の酸素が Si へと拡散すること で HfO<sub>2</sub>中に酸素空孔が生じ、その酸素空孔が 2 価の 正電荷を帯びるというモデルである。今回の場合、 HfO<sub>2</sub>と Si の間に薄い熱酸化 SiO<sub>2</sub>層を挿入しているた め、HfO<sub>2</sub>から Si への酸素の拡散はある程度抑制され ると考えられるが、今後、定量的な検証が必要である。

HfO<sub>2</sub>をはじめとする high-k 絶縁膜と SiO<sub>2</sub>の界面に 生ずるダイポールについては、これまでにも実験的な 報告例がある[15]。これは、high-k 絶縁膜と SiO<sub>2</sub>の単 位面積当たりの酸素原子数の違いにより、界面におい て酸素原子が偏ることでダイポールが生じると考察さ れている。HfO<sub>2</sub>と SiO<sub>2</sub>の場合、0.3 V のダイポールが 生じると報告[16]されており、本研究の測定結果に近 い。

金属と HfO<sub>2</sub> の界面についても正の電荷が存在する との指摘がなされている[17]。帯電した酸素空孔が HfO<sub>2</sub> 中に生成されると鏡像力により金属との界面に 引き寄せられるというものであるが、今回の構造につ いては、その酸素空孔の生成機構については明確でな い。今回の測定結果では、Au 電極/HfO<sub>2</sub>界面の界面電 荷密度は、SiO<sub>2</sub>/HfO<sub>2</sub>界面のそれに比べて1桁以上大き く、次の節で述べるように、CNFETの特性に強く影響



図 5. デバイスシミュレーションで用いたトップゲー ト型 CNFET のモデル.



図 6. ソース電極付近のポテンシャル. (a) 電極と絶縁 膜との界面付近に電荷を導入した場合、(b) SiO<sub>2</sub> 基板と 絶縁膜との界面付近に電荷を導入した場合、(c) その両 方の界面付近に電荷を導入した場合.

する。

# 3. ゲート絶縁膜界面の電荷が CNFET の特性に 与える影響:シミュレーション

KFM から見出した絶縁膜界面近傍の電荷が CNFET の特性に及ぼす影響について、デバイスシミュレーシ ョンを用いて調べた。図 5 は用いたトップゲート型 CNFET のモデルである。文献[12]のデバイス構造に倣 い、チャネル長は 100 nm、ゲート絶縁膜の膜厚は 12 nm とした。チャネルはバンドギャップが 0.6 eV の半導体 ロッド(直径 1.5 nm の半導体 CNT に相当)である。 HfO<sub>2</sub> ゲート絶縁膜とソース・ドレイン電極および SiO<sub>2</sub> 基板との界面付近に、実験で得られた電荷分布(図 4) と同様に固定電荷を導入した。

図6はソース電極付近のポテンシャル分布であるが、 (a)は電極と絶縁膜との界面に電荷を導入した場合、(b) はSiO2基板と絶縁膜との界面にダイポールと電荷を 導入した場合、(c)はその両方を導入した場合である。 これらの界面電荷により、主にソース電極付近とチャ ネル付近のポテンシャルが高くなっている。

図7はソース電極とチャネルのエネルギーバンドで ある。電極と絶縁膜との界面に電荷を導入した場合、 ソース付近でナノチューブのバンドは強く曲げられ、 電子に対するショットキ障壁は薄い。一方、SiO2基板 と絶縁膜の界面に電荷を導入した場合、バンドは緩や かに低下するのみであり、ショットキ障壁に大きな変



図 7. ソース電極付近のエネルギーバンド.

化はない。したがって、チャネルへの電子注入に関わるショットキ障壁は、主に電極と絶縁膜の界面に導入 される電荷によって変調される。なお、SiO2基板と絶 縁膜の界面の電荷により、チャネルのポテンシャルが ~0.1 eV 低下しており、FET のしきい値を変化させてい る。

図8にゲート電圧を-0.6 Vから 0.6 Vまで変化させ たときのチャネルのエネルギーバンドを示す。図8(a), (b)はそれぞれ界面電荷が存在しない場合と存在する 場合である。電極の仕事関数がCNTのそれより大きく、 通常、ショットキ障壁は電子より正孔に対して低い。 したがって、界面電荷がない場合、p型伝導を示す。 一方、界面電荷が存在する場合、正のゲート電圧を印 加するにつれ、コンタクト電極付近のエネルギーバン ドは強く曲がり、電子に対するショットキ障壁が薄く なる。反対に、負のゲート電圧を印加した場合、界面 電荷の作るポテンシャルにより、正孔の注入は抑制さ れる。このため、界面電荷が存在する場合、n型伝導 を示す。

#### 4. まとめ

CNFET のゲート絶縁膜の界面に生ずる界面電荷に ついて、KFM を用いて調べ、Au 電極や SiO<sub>2</sub> 基板との 界面付近に高濃度の正電荷が存在することを見出した。 面電荷密度は Au 電極上の HfO<sub>2</sub>の場合は 4.5×10<sup>13</sup> cm<sup>-2</sup>、 SiO<sub>2</sub> 上の HfO<sub>2</sub>の場合は 1.8×10<sup>12</sup> cm<sup>-2</sup>であった。

デバイスシミュレーションを用いて、これらの界面 電荷が CNFET の特性に及ぼす影響について調べ、主 に電極との界面付近に存在する電荷が CNFET の伝導 型極性を n型に変化させる可能性を明らかにした。

### 謝辞

本研究の一部は、文科省科研費特定領域研究、NEDO 産業技術研究助成事業、JST/ALCA、NICT 国際共同研



図 8. チャネルのエネルギーバンドのゲート電圧依存性. (a) 界面電荷が存在しない場合, (b)界面電荷が存在する場合.

究の助成を受けて行われた。

## 文 献

- V. Perebeinos, J. Tersoff, and P. Avouris, "Electron-phonon interaction and transport in semiconducting carbon nanotubes," *Phys. Rev. Lett.*, vol. 94, p. 086802, 2005.
- [2] International Technology Roadmap for Semiconductors 2009.
- [3] M. Bockrath, J. Hone, A. Zettl, P. L. McEuen, A. G. Rinzler, and R. E. Smalley, "Chemical doping of individual semiconducting carbon-nanotube ropes," *Phys. Rev. B*, vol. 61, pp. 10606-10608, 2000.
- [4] T. Takenobu, T. Kanbara, N. Akima, T. Takahashi, M. Shiraishi, K. Tsukagoshi, H. Kataura, Y. Aoyagi, and Y. Iwasa, "Control of carrier density by a solution method in carbon-nanotube devices," *Adv Mater*, vol. 17, p. 2430, 2005.
- Y. Nosho, Y. Ohno, S. Kishimoto, and T. Mizutani, "n-Type carbon nanotube field-effect transistors fabricated by using Ca contact electrodes," *Appl. Phys. Lett.*, vol. 86, p. 073105, 2005.
- [6] Y. Nosho, Y. Ohno, S. Kishimoto, and T. Mizutani,

— 86 —

"Relation between conduction property and work function of contact metal in carbon nanotube field-effect transistors," *Nanotechnol.*, vol. 17, pp. 3412-3415, 2006.

- Z. H. Chen, J. Appenzeller, Y. M. Lin, J. Sippel-Oakley, A. G. Rinzler, J. Y. Tang, S. J. Wind, P. M. Solomon, and P. Avouris, "An integrated logic circuit assembled on a single carbon nanotube," *Science*, vol. 311, pp. 1735-1735, 2006.
- [8] Z. Y. Zhang, S. Wang, Z. X. Wang, L. Ding, T. Pei, Z. D. Hu, X. L. Liang, Q. Chen, Y. Li, and L. M. Peng, "Almost Perfectly Symmetric SWCNT-Based CMOS Devices and Scaling," Acs Nano, vol. 3, pp. 3781-3787, 2009.
- [9] S. Heinze, J. Tersoff, R. Martel, V. Derycke, J. Appenzeller, and P. Avouris, "Carbon nanotubes as Schottky barrier transistors," *Phys. Rev. Lett.*, vol. 89, p. 106801, 2002.
- [10] Y. Nosho, Y. Ohno, S. Kishimoto, and T. Mizutani,
  "The effects of chemical doping with F(4)TCNQ in carbon nanotube field-effect transistors studied by the transmission-line-model technique," Nanotechnol., vol. 18, pp. 415202-1-4, 2007.
- [11] N. Moriyama, Y. Ohno, T. Kitamura, S. Kishimoto, and T. Mizutani, "Change in carrier type in high-k gate carbon nanotube field-effect transistors by interface fixed charges," *Nanotechnol.*, vol. 21, p. 165201, 2010.
- [12] N. Moriyama, Y. Ohno, K. Suzuki, S. Kishimoto, and T. Mizutani, "High-Performance Top-Gate Carbon Nanotube Field-Effect Transistors and Complementary Metal-Oxide-Semiconductor Inverters Realized by Controlling Interface Charges," *Appl Phys Express*, vol. 3, p. 105102, 2010.
- [13] K. Xiong and J. Robertson, "Point defects in HfO2 high K gate oxide," *Microelectron Eng*, vol. 80, pp. 408-411, 2005.
- [14] K. Shiraishi, K. Yamada, K. Torii, Y. Akasaka, K. Nakajima, M. Konno, T. Chikyow, H. Kitajima, and T. Arikado, "Oxygen vacancy induced substantial threshold voltage shifts in the Hf-based high-K MISFET with p+poly-Si gates A theoretical approach," Jpn. J. Appl. Phys., vol. 43, pp. L1413-L1415, 2004.
- [15] K. Kita and A. Toriumi, "Origin of electric dipoles formed at high-k/SiO(2) interface," *Appl. Phys. Lett.*, vol. 94, p. 132902, 2009.
- [16] J. Widiez, K. Kita, K. Tomida, T. Nishimura, and A.

Toriumi, "Internal photoemission over HfO(2) and Hf((1-x))Si(x)O(2) high-k insulating barriers: Band offset and interfacial dipole characterization," Jpn. J. Appl. Phys., vol. 47, pp. 2410-2414, 2008.

 [17] J. Robertson, O. Sharia, and A. A. Demkov, "Fermi level pinning by defects in HfO2-metal gate stacks," *Appl. Phys. Lett.*, vol. 91, p. 132912, 2007.