

## RF スパッタ形成した Si 酸化膜を用いた MIM キャパシタの抵抗変化特性

大田 晃生<sup>†</sup>、後藤 優太<sup>†</sup>、西垣 慎吾<sup>†</sup>、尉 国浜<sup>†</sup>、村上 秀樹<sup>†</sup>、東 清一郎<sup>†</sup>、宮崎 誠一<sup>‡</sup>

<sup>†</sup> 広島大学 大学院先端物質科学研究科 〒739-8530 広島県東広島市鏡山 1-3-1

<sup>‡</sup> 名古屋大学 大学院工学研究科 〒464-8603 名古屋市千種区不老町

E-mail: semicon@hiroshima-u.ac.jp

あらまし RF スパッタにより形成した SiO<sub>x</sub> (厚さ: 8~40nm) を Pt 電極で挟んだ MIM キャパシタにおいて、電圧掃引による電流変化から抵抗変化動作を評価した。フォーミングと呼ばれる絶縁破壊に類似した初期低抵抗化の後、高抵抗状態(High Resistance State : HRS)と低抵抗状態(Low Resistance State : LRS)を繰り返すノンポーラ型のスイッチングを観測した。SiO<sub>x</sub> 膜厚が 20nm 以上の領域では、フォーミング電圧は膜厚に対しほぼ線形に増大し、~2MV/cm でほぼ一定であった。また、SiO<sub>x</sub> を用いた ReRAM では、同様の条件で作成した TiO<sub>x</sub> に比べ、ON/OFF 比の高い抵抗変化動作を観測した。p 型および n 型 Si 基板上に作製した MOS 構造では、n 型基板を用いた試料に正電圧印加した場合のみに抵抗変化特性が確認され、Pt/SiO<sub>x</sub> 界面への電子注入と酸素欠陥により抵抗変化が誘起される可能性が示唆された。

キーワード 抵抗変化型メモリ (ReRAM), Si 酸化膜, Pt 電極, RF スパッタリング

## Resistive Switching Properties of Si-Oxide Thin Films Prepared by RF Sputtering

A. Ohta<sup>†</sup>, Y. Goto<sup>†</sup>, S. Nishigaki<sup>†</sup>, G. Wei<sup>†</sup>, H. Murakami<sup>†</sup>, S. Higashi<sup>†</sup>, and S. Miyazaki<sup>‡</sup>

<sup>†</sup> Graduate School of Advanced Sciences of Matter, Hiroshima University,

1-3-1, Kagamiyama, Higashi-Hiroshima, Hiroshima, 739-8530, Japan

<sup>‡</sup> Graduate School of Engineering, Nagoya University, Furo-cho, Chikusa-ku, Nagoya, 464-8603, Japan

E-mail: semicon@hiroshima-u.ac.jp

**Abstract** Resistance-switching properties of RF sputtered Si-rich oxides sandwiching with Pt electrodes have been studied in comparison to the TiO<sub>x</sub> case. By sweeping bias to the top Pt electrode, non-polar type resistance-switching behavior was observed after a forming process. In SiO<sub>x</sub> thickness region from 20 to 40nm, the electrical field for the forming process was almost constant at ~2MV/cm. The current levels in both the high resistance state (HRS) and the low resistance state (LRS) for Pt/SiO<sub>x</sub>/Pt were markedly smaller than those for the Pt/TiO<sub>x</sub>/Pt structure. And, even with decreasing SiO<sub>x</sub> thickness down to ~8nm, the ON/OFF ratio in resistance-switching between HRS and LRS was maintained to be as large as ~10<sup>3</sup>. The current-voltage characteristics for Pt/SiO<sub>x</sub> on p-Si(100) and n-Si(100) suggest that the reduction and oxidation reaction induced by electron fluence near the Pt/SiO<sub>x</sub> interface is responsible for obtaining the resistance-switching behavior.

**Keywords** Resistive Random Access Memory (ReRAM), Si Oxide, Pt Electrode, RF Sputtering

### 1. はじめに

新規不揮発性メモリの一つとして、絶縁体の電気抵抗の変化を利用した金属/絶縁体/金属 (Metal/Insulator/Metal : MIM) 構造の抵抗変化型メモリが挙げられる[1-2]。DRAM やフラッシュメモリなどの電荷蓄積型メモリデバイスは、MOSFET 物理寸法の微細化スケーリングに伴い電荷保持

特性の劣化が顕在化する。抵抗変化型メモリでは誘電体薄膜材料における電気抵抗スイッチング現象を利用するため、スケラビリティに優れていると考えられている。また、低電圧で且つ高速動作、多値状態が可能であることから、大容量データの高速書き換えができる高密度不揮発メモリ応用が期待されている[3]。抵抗変化特性は、一

般に、絶縁破壊に類似した現象後に発現する可逆的な状態の変化で、その起源やメカニズムに対する物理描像は明確になっていないのが現状である。これまで、素子を構成する各金属元素の組成比や酸素欠損等に起因し、酸化物と電極の接合界面での電気化学反応による接触抵抗の変化や、酸化膜中での酸化・還元反応によるフィラメント状の導電パスの形成・消滅に起因することなどがメカニズムとして議論されており[4,5]、絶縁膜/電極界面の化学構造・電子状態の定量評価とその理解が強く望まれている。

電気抵抗変化を誘起する材料として、遷移金属酸化物( $\text{TiO}_2$ [4,5],  $\text{NiO}$ [2,6],  $\text{ZrO}_2$ [7]など)、ペロブスカイト型金属酸化物( $\text{Pr}_{0.3}\text{Ca}_{0.3}\text{MnO}_3$ [8,9],  $\text{SrTiO}_3$ [10,11]など)や有機材料[12,13]など様々な材料が報告されている。それらの中でも、本研究では化学組成が比較的制御し易い二元素系酸化物であり、現行の Si プロセスと最も相性の良い Si 酸化物の抵抗変化特性に着目した。さらに、有力な材料候補である  $\text{NiO}$  や  $\text{TiO}_2$  に比べて、 $\text{SiO}_2$  のバンドギャップは 2 倍以上大きく (Eg :  $\text{SiO}_2$ , 8.95eV [14],  $\text{NiO}$ , 3.4eV [15],  $\text{TiO}_2$ , 3.1eV [16])、電極界面での伝導帯および価電子帯側の障壁高さも大きいことから、数 nm まで酸化物層を薄膜化しても、OFF 時(高抵抗状態)の電流値を抑制できることが予測される。これまでに、Si 酸化物の電気抵抗変化として、 $\text{SiO}_2$  や  $\text{HfO}_2$ 、 $\text{TiO}_2$  の異なる誘電率を有する二元素酸化物の抵抗変化特性を比較し、誘電率が低下するに伴い、動作電圧(セットおよびリセット電圧)が増大する傾向が報告されている [17]。しかしながら、Si 酸化物の単層を抵抗変化誘起材料に用いた ReRAM の報告は限られており、その抵抗変化特性の詳細は分かっていない。

本稿では、RF スパッタにより形成した  $\text{SiO}_x$  において、 $\text{SiO}_x$  膜および  $\text{SiO}_x/\text{Pt}$  電極界面近傍の化学結合状態を X 線光電子分光法(XPS)により評価すると共に、Pt 電極を用いた MIM 構造を作成し、電流-電圧(I-V)特性より  $\text{SiO}_x$  の抵抗変化特性を評価した。また、その特性を、同様の条件で作製した  $\text{TiO}_x$  で観測された抵抗変化動作と比較した。

## 2. 実験方法

熱酸化  $\text{SiO}_2/\text{p-Si}(100)$  上に、DC スパッタにより厚さ $\sim 100\text{nm}$  の Pt 層を下部電極として堆積した。Pt 上に、 $\text{SiO}_2$  ターゲットを用いた RF スパッタ(ガス流量:  $\text{Ar}:\text{O}_2=10:10\text{sccm}$ , 投入電力:  $2.54\text{W}/\text{cm}^2$ ,

基板温度:  $300^\circ\text{C}$ )により厚さの異なる  $\text{SiO}_x$  膜 ( $8\text{nm}\sim 40\text{nm}$ )を形成した。 $\text{SiO}_x$  膜形成後、スパッタダメージ低減および膜緻密化のために  $\text{O}_2$  雰囲気中  $300^\circ\text{C}$  の熱処理を行った。その後、上部電極として Pt を形成し、抵抗変化特性を評価した。比較として、水素終端した p 及び n 型 Si 基板表面(比抵抗 $\sim 10\Omega\cdot\text{cm}$ )に RF スパッタにより直接厚さ $\sim 30\text{nm}$  の  $\text{SiO}_x$  を形成し、Pt ゲート電極を有する MOS 構造も作成した。また比較として、 $\text{TiO}_2$  ターゲットを使用し  $\text{SiO}_x$  堆積と同様のスパッタ条件で膜厚の異なる  $\text{TiO}_x(20\sim 40\text{nm})$ を形成し、Pt 電極を用いた MIM 構造も作成した。

単色化  $\text{AlK}\alpha(h\nu=1486.6\text{eV})$ 特性 X 線を用いた光電子分光法(XPS:X-ray Photoelectron Spectroscopy)より、 $\text{Si}2\text{p}$ 、 $\text{O}1\text{s}$  および  $\text{Pt}4\text{f}$  軌道の内殻光電子信号から  $\text{SiO}_x$  膜の化学組成および  $\text{SiO}_x/\text{Pt}$  界面近傍の結合状態を分析した。また電圧掃引による電流変化から抵抗変化特性を評価した。

## 3. 結果および考察

$300^\circ\text{C}$  で  $\text{O}_2$  熱処理した厚さ $\sim 30$  および $\sim 8\text{nm}$  の  $\text{SiO}_2/\text{Pt}$  構造の化学結合状態を XPS により評価した(図 1 および 2)。ここで、 $\text{Si}2\text{p}_{3/2}$  および  $\text{Pt}4\text{f}_{7/2}$  信号は、実測したスペクトルを各内殻光電子軌道のスピン軌道相互作用成分を考慮して、抽出した(エネルギー差;  $\text{Si}2\text{p}$  0.60eV および  $\text{Pt}4\text{f}$  3.35eV, 信号強度比;  $\text{Si}2\text{p}_{3/2}: 2\text{p}_{1/2} = 2 : 1$  および  $\text{Pt}4\text{f}_{7/2}: 4\text{f}_{5/2} = 4 : 3$ )。また、図中には、厚さ 10nm の熱酸化  $\text{SiO}_2/\text{Si}$  および  $\text{SiO}_x$  堆積前の Pt 単層膜のスペクトルを比較として示す。 $\text{Si}2\text{p}_{3/2}$  信号の Si-O 結合成分で規格した  $\text{O}1\text{s}$  スペクトルでは、RF スパッタにより形成した  $\text{SiO}_x$  膜の信号強度が、熱酸化膜に比べ減少する。また、信号強度比から見積もった厚さ 30nm および 8nm の  $\text{SiO}_x$  膜の化学組成はどちらも  $\text{SiO}_x(x=1.7)$  であり、酸素欠損が示唆された。また、図 2 に示す  $\text{SiO}_x/\text{Pt}$  構造の  $\text{Pt}4\text{f}_{7/2}$  スペクトルは、 $\text{SiO}_x$  堆積前の Pt 単層と顕著な違いが確認されないことから、 $\text{SiO}_x/\text{Pt}$  界面は組成急峻であることが分かる。

次に、 $\text{Pt}/\text{SiO}_x/\text{Pt}$  構造において、電流-電圧(I-V)特性より、抵抗変化特性を評価した。図 3(a)および(b)は、厚さ $\sim 30\text{nm}$  および $\sim 8\text{nm}$  の  $\text{SiO}_x$  において、初期状態から電気抵抗変化動作を得るまでの典型的な I-V 特性である(上部電極:直径  $340\mu\text{m}$ , 面積  $9.2\times 10^{-3}\text{cm}^2$ )。まず、Pt 上部電極に正電圧を印加すると、厚さ 30nm の  $\text{SiO}_x$  では 5V 付近、厚さ




図1 300°CでO<sub>2</sub>雰囲気中熱処理したSiO<sub>x</sub>(厚さ8および30nm)/Pt構造の(a)Si2p<sub>3/2</sub>および(b)O1s内殻光電子スペクトル。光電子脱出角は90°で測定し、各信号の光電子強度はSi2p<sub>3/2</sub>信号のSi-O結合成分で規格した。また、Si(100)基板の熱酸化により形成した厚さ~10nmのSiO<sub>2</sub>スペクトルを比較として示す。




図2 300°CでO<sub>2</sub>雰囲気中熱処理したSiO<sub>x</sub>(厚さ8nm)/Pt構造のPt4f<sub>7/2</sub>内殻光電子スペクトル。光電子脱出角は90°で測定し、各信号の光電子強度はPt4f<sub>7/2</sub>信号のPt-Pt結合成分で規格した。また、比較としてSiO<sub>x</sub>堆積前のPt層(厚さ100nm)のスペクトルも示す。




図3 厚さ(a)30nmもしくは(b)8nmのSiO<sub>x</sub>とPt電極を用いたMIM構造の電流-電圧(I-V)特性。Pt上部電極の直径は340μmであり、フォーミングおよびセット動作時には、 $1.0 \times 10^{-4}$ Aの電流制限を設けた。

8nmでは2.5V付近にて電流値が電流制限(Current Compliance)まで急激に上昇するフォーミングと呼ばれる初期低抵抗化が生じる。次に、0Vから正電圧を掃引すると初期状態とは異なり、低抵抗状態(Low Resistance State : LRS)からスタートし、電流値が急激に1桁以上減少し、抵抗値が増大するリセット動作が発現した。再度、正電圧を掃引すると、LRSに比べて高抵抗状態(High Resistance State : HRS)で始まり、さらに電圧を増大するとフォーミングと同様に電流制限まで急激に電流値が上昇しLRSとなるセット動作が生じる。この後も、正電圧掃引により、LRSとHRSを繰り返しスイッチする電気抵抗変化を観測し

た。本研究で作成した厚さ8~40nmのSiO<sub>x</sub>層においては、このような抵抗変化動作の発現にはフォーミングが必要不可欠であった。また、30nmと8nmのSiO<sub>x</sub>膜厚の異なる試料の抵抗変化動作を比較すると、薄膜化することでフォーミング電圧および動作電圧(セットおよびリセット電圧)はわずかに減少し、LRSおよびHRSどちらの電流値は増大する傾向がみられる。

RFスパッタにより形成した厚さ8~40nmのSiO<sub>x</sub>を用いたMIM構造において、観測されたフォーミング電圧を膜厚に対してプロットした(図4)。SiO<sub>x</sub>膜厚の増大に伴って、フォーミング電圧が増大し、厚さ20nm以上の領域において、フォ




図4 Pt/SiO<sub>x</sub>/Pt MIM 構造で観測されたフォーミング電圧および電界のSiO<sub>x</sub>膜厚依存性。

ーミング時の電界は $\sim 2$  MV/cm でほぼ一定である。これらの結果と熱酸化及び SiH<sub>4</sub>+O<sub>2</sub> での CVD 法で作成した SiO<sub>2</sub> の絶縁破壊電界と比較したところ[18]、熱酸化( $>10$  MV/cm)及び CVD 法( $\sim 8$  MV/cm)に比べ低い値でフォーミングが発現する。よって、フォーミングは SiO<sub>x</sub> の絶縁破壊に類似した現象であることが分かる。また、Pt 上部電極に印加する電圧の極性を変えて、I-V 特性より抵抗変化現象を評価した。

図5には、厚さ $\sim 20$  nm の SiO<sub>x</sub> を用いた MIM 構造において上部電極に(a)負電圧もしくは(b)正電圧を掃引した場合の I-V 特性を示す。印加する電圧の極性に関わらず、フォーミング後に抵抗変化スイッチングが発現し、観測された特性に極性に対する大きな違いは認められない。これらの結果から SiO<sub>x</sub> の抵抗変化特性はノンポーラ型の動作をすることが分かった。また、正電圧より印加し、電圧掃引毎にその極性を変化させた場合において、正電圧側でセット動作(初回はフォーミング)、負電圧側でリセット動作が生じ電気抵抗がスイッチすることを確認している。

次に、RF スパッタにより形成した厚さ 30 nm の SiO<sub>x</sub> と TiO<sub>x</sub> の抵抗変化動作を比較した。図6にはどちらもフォーミング後の抵抗変化 I-V 特性を示す。明らかに、TiO<sub>x</sub> に比べ、SiO<sub>x</sub> では HRS および LRS のどちらの電流値も約2桁以上低減されている。HRS での電流値の大幅な低減は TiO<sub>2</sub>/Pt 界面に比べ SiO<sub>x</sub>/Pt 界面の電子に対する障壁高さが大きいことに起因すると予測される。一方、LRS




図5 厚さ 20 nm の SiO<sub>x</sub> を用いた MIM 構造の上部電極に(a)負および(b)正電圧を印加し得られた抵抗変化 I-V 特性。Pt 上部電極の直径は 580  $\mu$ m であり、セット動作時には、 $5.0 \times 10^{-4}$  A の電流制限を設けた。




図6 厚さ 30 nm の SiO<sub>x</sub> および TiO<sub>x</sub> を抵抗変化誘起層に用いた MIM 構造のフォーミング後の抵抗変化動作。Pt 上部電極の直径は 340  $\mu$ m である。

の電流値の違いは、NiO[19]や TiO<sub>2</sub>[20]において、セット動作時の電流制限を増大すると伴に LRS の電流値も増大することが報告されていることを考慮すると、障壁高さだけでなく電流コンプライアンスの設定で変化する伝導パスサイズの違いも反映していると考えられる。また、TiO<sub>x</sub> と SiO<sub>x</sub> では、大きな動作電圧の違いは認められず、どちらも 4 V 以下で動作した。これらの結果から、TiO<sub>x</sub> と比較して、より低消費電力動作可能な抵抗変化動作が示唆された。

次に、SiO<sub>x</sub> 膜厚の薄膜化が抵抗変化特性に与える影響を調べた(図7)。また、TiO<sub>x</sub> を薄膜化した場合も比較として示す。印加電圧 0.1 V 付近にお




図7 Pt電極を用いたMIM構造において、(a)SiO<sub>x</sub>および(b)TiO<sub>x</sub>におけるフォーミング後の抵抗変化I-V特性。Pt上部電極の直径は340μmである。




図8 異なる厚さのSiO<sub>x</sub>およびTiO<sub>x</sub>を用いたMIMにおけるHRS及びLRSの抵抗値。各抵抗値は、印加電圧0.1Vの電流値より算出した。




図9 厚さ40nmのSiO<sub>x</sub>および厚さ30nmのTiO<sub>x</sub>におけるHRSおよびLRSの抵抗値のPt上部電極面積依存性




図10 (a)p型および(b)n型Si(100)基板上に~30nmのSiO<sub>x</sub>を形成したMOS構造の抵抗変化特性。基板の比抵抗はp型およびn型どちらにおいても10Ω·cmであり、上部電極には直径340μmのPtを用いた。

いて、HRSとLRSでの電流差(ON/OFF比)を比較すると、SiO<sub>x</sub>では(図7(a))、40nmから20nmへと薄膜化しても、10<sup>3</sup>程度のON/OFF比を維持する。一方、TiO<sub>x</sub>では、同程度の薄膜化によって(図7(b))、ON/OFF比は10程度まで減少する。抵抗変化誘起層の薄膜化によるON/OFF比の変化をまとめた結果を図8に示す。SiO<sub>x</sub>の厚さを8nmまでは薄膜化しても、TiO<sub>x</sub>に比べ緩やかにON/OFF比が減少することが確認できる。

Pt/SiO<sub>x</sub>/Pt構造の電気抵抗変化動作に対する理解を深めるために、Pt上部電極面積の異なる素子において、抵抗変化動作時の抵抗値についてまとめた(図9)。SiO<sub>x</sub>及びTiO<sub>x</sub>の両者上部電極の面積

に関わらず、抵抗値はHRS及びLRSのどちらにおいてもほぼ一定である。これは電極面積に対し、十分狭い領域で伝導パスが形成され、抵抗変化動作が誘起されていることを示唆している。このことからSiO<sub>x</sub>はフィラメント型伝導パスの形成と消滅により抵抗変化動作が発現している可能性が高い。

さらに、抵抗変化の動作メカニズムに関する理解を深めるため、特にPt/SiO<sub>x</sub>界面の影響を調べることに着目し、表面水素終端処理したp型およびn型Si(100)表面上に厚さ~30nmのSiO<sub>x</sub>とPt電極を形成したMOS構造を作製した。抵抗変化特性は、Si基板表面でのバンド曲がり を考慮して、

蓄積側への電圧掃引による I-V 特性より評価した。p 型 Si(100)基板を用いた場合(図 10(a))、上部電極に負電圧を印加したところ、フォーミングのような絶縁破壊・低抵抗化は生じるが、これ以降、繰り返し抵抗変化動作を確認することはできなかった。一方、n 型 Si(100)基板において(図 10(b))、上部電極に正電圧を印加したところ、フォーミング動作後、リセット及びセット動作を繰り返す抵抗変化動作を観測した。しかしながら、Pt 電極で  $\text{SiO}_x$  を挟んだ MIM 構造に比べると(図 3(a))、やや高い動作電圧であった。n 型 Si 基板上に形成した MOS 構造において、上部電極に正電圧を印加したときにのみ抵抗変化動作が発現したことから、正電圧印加により  $\text{SiO}_x$  膜中の酸素原子拡散および基板側から加速された電子が Pt 電極に注入・エネルギー緩和することで生じる発熱により酸素原子の放出が考えられる。一方、p 型基板では、負バイアス印加により拡散した酸素原子が Si 基板と反応し、結合力の高い Si-O 結合が形成され連続的な抵抗変化動作が観測されなかったと推測される。以上のことから、 $\text{SiO}_x$  の抵抗変化動作は Pt/ $\text{SiO}_x$  界面での酸素が重要な働きを示す可能性が示唆された。

#### 4. まとめ

RF スパッタリングにより形成した  $\text{SiO}_x$  を Pt 電極で挟んだ MIM 構造を作成し、電圧掃引による電流変化より抵抗変化特性を評価し、その結果を同様に作成した  $\text{TiO}_x$  の動作特性と比較した。厚さ 8~40nm の  $\text{SiO}_x$  において、フォーミング後にノンポーラ型の抵抗変化を観測した。 $\text{SiO}_x$  の場合で HRS および LRS のどちらにおいても、同じ膜厚の  $\text{TiO}_x$  に比べ、大幅な電流レベルの低減が観測された。また、 $\text{SiO}_x$  膜厚を 40nm から 8nm まで薄膜化しても  $10^3$  程度の ON/OFF 比が保持されており、更なる薄膜化・微細化できる可能性が示唆された。抵抗変化動作のメカニズム理解のために MOS 構造での抵抗変化特性を評価した結果、n 型 Si 基板上に  $\text{SiO}_x$  を形成し、上部電極に正バイアスを印加した場合のみ抵抗変化特性を得ることができた。このことから抵抗変化特性には、基板側から加速された電子の Pt 電極側での捕獲と Pt/ $\text{SiO}_x$  界面近傍で酸素原子が重要である可能性が示された。

#### 5. 謝辞

本研究の一部は、広島大学ナノデバイス・バイオ融合科学研究所の施設を用いて行われた。

#### 文 献

- [1] T. W. Hickmott, *J. Appl. Phys.*, 33 (1992)2669.
- [2] I. G. Baek, M. S. Lee, S. Seo, M. J. Lee, D. H. Seo, D.-S. Suh, J. C. Park, S. O. Park, H. S. Kim, I. K. Yoo, U.-I. Chung, and J. T. Moon, *IEDM Tech. Dig.*, 2004, p. 587.
- [3] International Technology Roadmap for Semiconductor 2009 : Edition Emerging Research Devices 4, Table ERD2.
- [4] B. J. Choi, D. S. Jeong, S. K. Kim, C. Rohde, S. Choi, J. H. Oh, H. J. Kim, C. S. Hwang, K. Szot, R. Waser, B. Reichenberg, and S. Tiedke, *J. Appl. Phys.* 98 (2005) 033716.
- [5] D.-H. Kwon, K. M. Kim, J. H. Jsng, J. M. Jeon, M. H. Lee, G. H. Kim, X.-S. Li, G.-S. Park, B. Lee, S. Han, M. Kim, and C. S. Hwang, *Nature Nanotechnology*, 5 (2010) 148.
- [6] J. F. Gibbons and W. E. Beadle, *Solid-State Electron* 7 (1964) 785.
- [7] W. Guan, S. Long, R. Jia, and M. Liu, *J. Appl. Phys. Lett.* 91 (2007) 062111.
- [8] S. Q. Liu, N. J. Wu, and A. Ignatieva, *Appl. Phys. Lett.* 76, 2749 (2000).
- [9] A. Sawa, T. Fujii, M. Kawasaki, and Y. Tokura, *J. Appl. Phys. Lett.* 85 (2004) 4073.
- [10] Y. Watanabe, J. G. Bednorz, A. Bietsch, C. Gerber, D. Widmer, A. Beck, and S. J. Wind: *Appl. Phys. Lett.* 78 (2001) 3738.
- [11] D. J. Seong, M. Jo, D. Lee, and H. Hwang, *Electrochem. Solid-State Lett.* 10 (2007) H168.
- [12] L. V. Gregor, *Thin Solid Films*, 2 (1968) 235.
- [13] Y. S. Lai, C. H. Tu, D. L. Kwong, and J. S. Chen: *Appl. Phys. Lett.* 87 (2005) 122101.
- [14] S. Miyazaki, *J. Vac. Sci. Technol. B* 19 (6), (2001), 2212.
- [15] P. S. Patil, and L. D. Kadam, *Appl. Surf. Sci.* 199 (2002) 211.
- [16] S.-G. Lim, S. Kriventsov, T. N. Jackson, J. H. Haeni, D. G. Schlom, A. M. Balbashov, R. Uecker, P. Reiche, J. L. Freeouf, and G. Lucovsky, *J. Appl. Phys.* 91 (2002) 4500.
- [17] I.-S. Park, K.-R. Kim, S. Lee, and J. Ahn, *Jpn. J. Appl. Phys.*, 46 (2007) 2172-2174.
- [18] S. M. Sze, *Physics of semiconductor devices*, 2<sup>nd</sup> ed., p.852, Willey, New Jersey, 1981.
- [19] S. Seo, M. J. Lee, D. H. Seo, E. J. Jeoung, D.-S. Suh, Y. S. Joung, I. K. Yoo, I. R. Hwang, S. H. Kim, I. S. Byun, J.-S. Kim, J. S. Choi, and B. H. Parka, *Appl. Phys. Lett.* 85 (2004) 5655.
- [20] C. Yoshida, K. Tsunoda, H. Noshiro, and Y. Sugiyama, *Ext. Abst. of 2006 SSDM*, p. 580.