並列乗算器のテストに関する研究

鬼頭 信貴

要旨

VLSI 製造技術および設計技術の進展により, VLSI チップ上に集積される回路がま すます大規模化している.VLSI チップのテストに要するコストが増大しており, テ ストの容易化は重要となっている.本論文は,データパス回路において多く用いられ る並列乗算器のテストについて,その研究の成果をまとめたものである.本論文では, これまで知られていなかった,乗算器のビット幅に依存せず定数個のテストパターン でテストできる(Cテスト可能)高速なツリー型乗算器の構成法を示す.さらに,Cテ スト可能な種々の乗算器を構成する手法を示す.また,上述の構成法で対象外とした 乗算器を含め,桁上げ保存加算器で構成したあらゆる乗算器が,若干の回路の付加に より,回路の段数に比例する個数のパターンでテストできる(レベルテスト可能)こ とを明らかにする.本論文で得られた乗算器のテストに対する知見が,今後,様々の 算術演算回路のためのテスト容易化手法を確立するための基礎となると期待される. また,回路設計において,本論文で示した乗算器や乗算器の設計法を用いることで, VLSIのコストダウンの実現に貢献できるものと期待される.

第1章では,研究の背景,及び,本論文の構成と各章の概要を示す.VLSIのテスト コストの低減において,VLSIを構成する回路のテスト容易化やテストに関する性質 を明らかにすることの重要性を説明する.そして,乗算器がデータパス回路で用いら れ,乗算器のテスト容易化がチップ全体のテスト容易化につながることを説明する. 乗算器のテスト容易化について従来の研究を挙げ,研究の現状を整理し,本論文の研 究の位置付けを示す.

第2章では,準備として並列乗算器と本研究で用いる故障モデルを説明する.並列 乗算器は部分積生成部,部分積加算部,最終加算部の3つの部分で構成されることを 説明し,各部の構成を説明する.本論文で扱う故障モデルである,単一セル機能故障 についても説明する.単一セル機能故障の仮定においては,回路をセルを用いて構成 し,回路中の高々一つのセルが機能故障を起こすと考える.そして,セルの故障を検 出できるようにテスト集合を構成する.この故障モデルがセルのゲートレベルでの実 現に依存しないことを説明し,ゲートレベルの故障モデルと比較して高品質なテスト が可能であることを説明する.

第3章では,Cテスト可能な4-2加算木を用いた乗算器を示す.これまで,4-2加算 木を用いた乗算器をはじめとするツリー型乗算器について,Cテスト可能な構成は知 られていなかった.4-2加算木のテストのために交互反転パターンとよぶパターンを 提案する.テスト容易な4-2加算木の構成法と,構成した4-2加算木の規則性をいか した再帰的なパターンの設計手法を示す.部分積生成部へ若干の回路を追加すること により,部分積生成部で交互反転パターンを生成できることを示す.提案するパター ンの設計法により,乗算器のビット幅に依存せず,14個のパターンで4-2加算木と部 分積生成部のテストができることを明らかにする.最終加算器として既存のテスト容 易な桁上げ伝搬加算器を構成を用いることで乗算器を構成できることを示す.

第4章では,種々の部分積加算器を構成可能なテスト容易な乗算器の構成法を示 す.提案法では3種類の加算器のブロックを組み合わせて部分積加算部を構成する. ブロックの組み合わせ方により,規則正しい回路構造で小面積な配列型乗算器や,高 速なツリー型の乗算器を設計できることを示す.提案法により,要求される性能に合 わせたテスト容易な乗算器の設計が可能であることを示す.乗算器が演算数のビット 幅に関わりなく14個のパターンでテストできることを示す.

第5章では,第4章の手法の対象外になる Wallace 木を含め, CSA で構成した任意 の構造の部分積加算部が,テストのための若干の回路の追加でレベルテスト可能とな ることを示す.まず,部分積加算部の入出力間の CSA の段数をレベル数 L としたと き,任意の構造の部分積加算部が部分積生成部を含めて高々6L + 5 個のパターンで テストできることを示す.さらに,CSA 間の接続に制約を加えると,高々2L + 9 個 のパターンでテストできることを示す.従来研究では,Wallace木など,4-2加算木よ リレベル数が小さな部分積加算部について,オペランドのサイズとテストに必要なパ ターン数との間の関係が示されていなかった.本章は,これらの部分積加算部につい て,オペランドのサイズとテストに必要なパターン数との間の関係をはじめて明らか にする.

第6章では結論を述べる、本論文の研究の成果をまとめ、研究を通して得た並列乗 算器のテストに対する知見が、乗算以外の算術演算回路のテスト容易化や、遅延故障 等の機能故障を越えた様々な故障に対するテスト手法確立の基礎となると結論付ける、 課題、展望についても述べる、

目 次

第1章	緒論	1
1.1	研究の背景・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	1
1.2	本論文の構成と各章の概要.........................	2
第2章	準備	5
2.1	並列乗算器	5
2.2	故障モデル	6
第3章	4-2 加算木を用いたテスト容易化乗算器	11
3.1	はじめに...............................	11
3.2	準備	12
3.3	4-2 加算木の構成とテスト設計	14
3.4	C テスト可能な 4-2 加算木と部分積生成部	17
	3.4.1 4-2 加算木の構成	17
	3.4.2 部分積生成部の構成	20
	3.4.3 テスト設計と故障伝搬	21
3.5	評価	23
3.6	まとめ	25
第4章	種々の部分積加算構造をもつテスト容易な乗算器の設計手法	27
4.1	はじめに...............................	27
4.2	準備	28
4.3	C テスト可能な部分積加算部の構成法とテスト設計	28

	4.3.1 部分積加算部の構成法	28
	4.3.2 加算器ブロックのテストのためのパターン集合	31
	4.3.3 部分積加算部のためのテスト設計	34
4.4	C テスト可能な乗算器の設計手法	36
	4.4.1 部分積生成部の構成	37
	4.4.2 部分積加算部の構成	38
	4.4.3 最終加算部の構成	40
	4.4.4 C テスト可能な乗算器のテスト集合	42
4.5	まとめ	44
笛 5音	CSA で構成した任音の構造の部分積加質部のレベルテスト可能性	45
5 1		45
5.0	はしめに	40
0.2 5.2		40
5.3		47
5.4	CSA 間接続に制約を加えた部分積加算部に対するテスト	50
	5.4.1 CSA 間接続に制約を加えた部分積加算部	50
	5.4.2 入力パターン集合の構成法	53
	5.4.3 入力パターン集合の最小性	56
5.5	まとめ	57
第6章	結論	59
謝辞		63
参考文献	気 状	65
発表論文	文	67

図目次

2.1	並列乗算器の構成..............................	6
2.2	部分積加算部の例...............................	7
2.3	桁上げ保存加算器・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	7
2.4	8 ビット配列型乗算器の部分積加算部	8
2.5	16 ビット乗算器のための 4-2 加算木	9
3.1	最終加算器の設計・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	12
3.2	32 ビット乗算器における 4-2 加算木	13
3.3	4-2 加算器	14
3.4	4-2 加算木の中の 4-2 加算器	15
3.5	4-2 加算器間の接続	17
3.6	変更したレベル1の4-2加算器: (a) adder(1,m), (b) adder(1,0)の最	
	下位部分.................................	19
3.7	変更したレベル2の4-2加算器: (a) adder(2,m),(b) adder(2,0)の最	
	下位部分.................................	20
3.8	変更したレベル l の4-2加算器 $(l \ge 3)$: (a) $adder(l, m)$, (b) $adder(l, 0)$	
	最下位部分,(c) adder(L,0)の最上位部分	21
3.9	EX セル	21
3.10	変更した部分積生成回路 $((\mathrm{a})\ j$ が偶数の場合 $,(\mathrm{b})\ j$ が奇数の場合 $)$..	22
4.1	桁上げ保存加算器・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	28
4.2	部分積加算部へのレベル付け	29

4.3	加算器ブロック	29
4.4	部分積加算部の設計例 (4-2 加算木)	30
4.5	加算器ブロック出力が再収斂する接続禁止の例 $((a)$ 構成, (b) 加算器ブ	
	ロックレベルでの接続)	31
4.6	交互反転パターンの入力例.........................	34
4.7	配列型乗算器の部分積加算部の入力パターン設計の例.......	36
4.8	乗算器の構成	37
4.9	部分積 P_j の生成回路 $((\mathrm{a})~j$ が偶数の場合 $, (\mathrm{b})~j$ が奇数の場合 $)$	38
4.10	桁上げ保存加算器と入力ビット補完器	39
4.11	入力ビット補完器の構成	41
4.12	RCA を用いた最終加算部の構成	42
5.1	部分積加算部の例・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	46
5.2	桁上げ保存加算器・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	47
5.3	部分積生成回路	47
5.4	入力ビットの補完をした CSA の例	48
5.5	部分積加算部への入力パターン構成例	49
5.6	CSA 間接続に制約を加えた部分積加算部の例	51
5.7	入力パターン集合の構成手順	52
5.8	ステップ2による入力パターンの構成例	54
5.9	ステップ 5 による入力パターンの構成例 ((a),(b) レベル 5 と 4 へのパ	
	ターンの構成 , (c) レベル4と3へのパターンの構成)	55
5.10	CSA への 001 の入力の例	57

表目次

3.1	交互反転パターン入力時の加算ブロック内の信号値	16
3.2	4-2 加算器における 4-2 加算器の入力パターン間の関係	18
3.3	32 ビット乗算器内の 4-2 加算木と部分積生成部のためのテスト集合 .	23
3.4	各セルの等価ゲート数	24
3.5	4-2 加算木と部分積生成部のハードウエアオーバーヘッド	25
4.1	加算器ブロック1への入力パターン集合	32
4.2	加算器ブロック2への入力パターン集合	33
4.3	加算器ブロック3への入力パターン集合	35
4.4	最終加算部への入力パターン集合	43

第1章 緒論

1.1 研究の背景

VLSI 製造技術および設計技術の進展により, VLSI チップ上に集積される回路がま すます大規模化し,そのテストに要するコストが増大している.たとえば,国際半 導体技術ロードマップ (International Technology Roadmap for Semiconductors)[1] で は,一つの SoC(System on a Chip)のテストに必要な時間が2012年には2007年の5 倍以上になると予測している.VLSIのテストのコストを低減するためには,VLSIを 構成する回路のテスト容易化やテストに関する性質の解明が重要である.

乗算は信号処理やコンピュータグラフィックス,科学技術計算などで頻出する演算 である.乗算を高速に行うために,マイクロプロセッサや特定用途向け集積回路の データパス回路には乗算器が組み込まれている.本研究では並列乗算器のテストにつ いて考える.現在では,コンピュータグラフィックスにおける演算や科学技術計算の 高速化のために多数の乗算器を一つのチップに搭載することがあり,乗算器のテスト を容易化することはチップ全体のテスト容易化につながると考えられる.

本研究では故障モデルとして単一セル機能故障を仮定する.単一セル機能故障の仮 定では,回路をセルを用いて構成する.回路中の高々一つのセルが機能故障を起こす と考え,セルの機能故障を検出可能なテストパターンを構成する.この故障モデルは, セルのゲートレベルでの実現に依存しない.そして,ゲートレベルの故障モデルと比 較して高品質のテストが可能である.本研究では,全加算器等をセルとして扱う.

並列乗算器は一般に部分積生成部,部分積加算部,最終加算部の3つの部分で構成 される.部分積生成部では乗数と被乗数から部分積を生成する.部分積加算部では桁 上げ保存加算器 (Carry Save Adder, CSA) を用いて桁上げ伝搬なしで部分積を加え合わせ,桁上げ保存形で加算結果を得る.最終加算部は桁上げ伝搬加算器からなり,部 分積加算部で得られる桁上げ保存形の桁上げと中間和を加え合わせて最終結果を出力する.

乗算器には,その主要な構成要素である部分積加算部の構造により,配列型乗算 器やWallace 乗算器や4-2加算木を用いた乗算器等のさまざまな種類がある.配列型 乗算器では直列に接続した CSA を部分積加算部として用いる.Wallace 乗算器や4-2 加算木を用いた乗算器では,ツリー状に接続した CSA を部分積加算部として用いる. このため,これらの乗算器はツリー型乗算器と呼ばれる.部分積加算部の入出力間 の CSA の段数の最大数をレベル数 L とすると,同じビット幅においてツリー型乗算 器のレベル数は配列型乗算器のレベル数よりも小さく,高速に乗算ができる.特に, Wallace 乗算器では L が最小になる.

これまで,テスト容易な乗算器の研究が様々行われている.文献 [2,3,4,5] では, ビット幅に依存せず定数個のパターンでテスト可能 (Cテスト可能) な配列型乗算器を 示している.文献 [6,7] では,レベル数 L に比例する数のパターンでテスト可能 (レ ベルテスト可能) な 4-2 加算木を用いた乗算器を示している.しかし,4-2 加算木を用 いた乗算器をはじめとするツリー型乗算器について Cテスト可能な設計が提案され ておらず,高速乗算器として広く用いられている Wallace 乗算器についてはビット幅 とテストに必要なパターン数との間の関係が知られていなかった.

1.2 本論文の構成と各章の概要

本論文では,はじめに,これまで知られていなかった,Cテスト可能なツリー型乗 算器の構成法を示す.次に,Cテスト可能な種々の乗算器を構成する手法を示す.そ して,Wallace 乗算器等の上述の構成法で対象外となる乗算器も含め,CSA で構成し たあらゆる乗算器が若干の回路の付加によりレベルテスト可能であることを明らかに する. 第2章では,準備として並列乗算器と本論文で用いる故障モデルの説明を行う.並 列乗算器が部分積生成部,部分積加算部,最終加算部の3つの部分で構成されること を説明し,各部の構成を説明する.本論文で扱う故障モデルである,単一セル機能故 障についても説明する.

第3章では,Cテスト可能な4-2加算木を用いた乗算器を示す.これまでCテスト 可能なツリー型乗算器は知られていなかった.4-2加算木のテストのために交互反転 パターンとよぶことにする新たなパターンを導入する.テスト容易な4-2加算木の構 成法と,構成した4-2加算木の規則性をいかした再帰的なパターンの設計手法を示す. 部分積生成部へ若干の回路を追加することにより,部分積生成部で交互反転パターン を生成できることを示す.部分積生成部と部分積加算部はオペランドのサイズに依存 せずに常に14個のパターンでテストできる.最終加算器として,既存のCテスト可 能な桁上げ伝搬加算器を用いることで,Cテスト可能な乗算器を構成できることを 示す.

第4章では,部分積加算部を3種類の加算器のブロックを組み合わせて構成できる, Cテスト可能な種々の乗算器を構成する手法を示す.ブロックの組み合わせ方により, 規則正しい回路構造で小面積だが高速とはいえない配列型乗算器や,高速だが回路構 造が複雑で面積がやや大きいツリー型の乗算器を設計できる.従来の乗算器のテスト 容易化に関する研究は,手法が対象とする乗算器の構成に強く依存するため,同じ手 法を他のタイプの乗算器に適用することはできない.そのため,要求性能が変化し, 部分積加算の構造を他のタイプに変更する場合,同じ手法では対応できなかった.提 案法により,要求される性能に合わせたテスト容易な乗算器を設計できる.演算数の ビット幅に関わりなく,乗算器全体を14個のパターンでテストできることを示す.

第5章では,第4章の手法の対象外になる Wallace 木を含め, CSA で構成したあら ゆる構造の部分積加算部が,若干の回路の追加によりレベルテスト可能になることを 示す.まず,任意の構造の部分積加算部が部分積生成部を含めて高々6L+5個のパ ターンでテストできることを示す.さらに, CSA 間の接続に制約を加えると,高々 2L+9個のパターンでテストできることを示す.これまで,Wallace木など,4-2加 算木よりレベル数が小さな部分積加算部について,オペランドのサイズとテストに必 要なパターン数との間の関係が示されていなかった.本章は,これらの部分積加算部 について,オペランドのサイズとテストに必要なパターン数との間の関係をはじめて 明らかにした.

第6章では結論を述べる.本論文の研究の成果をまとめ,研究を通して得た知見と 課題,展望を述べる.

第2章 準備

2.1 並列乗算器

本論文では,符号なし2進並列乗算器を対象とする.被乗数,乗数ともにNビット とし,被乗数を $X = (x_{N-1}...x_0)_2$,乗数を $Y = (y_{N-1}...y_0)_2$ とする.一般的な並列乗 算器は図2.1のように部分積生成部,部分積加算部,最終加算部の3つの部分から構 成される.部分積生成部は,被乗数と乗数から部分積 $P_j = X \cdot y_j \cdot 2^j$ ($0 \le j < N$) を生成する.部分積加算部は,桁上げ保存加算器(CSA)を用いて桁上げ伝搬なしで 部分積を加え合わせ,桁上げ保存形で結果を得る.最終加算部は,部分積加算部で得 られる桁上げ保存形の桁上げと中間和を足し合わせ,最終結果を出力する.部分積加 算部の例を図2.2 に示す.部分積加算部の入力は,部分積 P_0, \ldots, P_{N-1} である.

CSA は図 2.3(a) のように全加算器 (FA) で構成される. CSA は3つの2進数を足し 合わせ,加算結果は桁上げ保存形で桁上げと中間和の2つの2進数で出力する.出力 は両端を除いて各桁で2ビットずつ得られる.

乗算器は部分積加算部の構造により,配列型乗算器やWallace 乗算器,4-2 加算木 を用いた乗算器等のさまざまな種類がある.図2.4 に配列型乗算器の部分積加算部を 示す.配列型乗算器では直列に接続した CSA を部分積加算部として用いる.Nビッ トWallace 乗算器では,まずN 個の部分積を $\lfloor \frac{N}{3} \rfloor$ 個の CSA を用いて3つずつ並列に 加え合わせ,およそ $\frac{2N}{3}$ 個の中間結果を得る.次に,これらの中間結果をおよそ $\frac{2N}{9}$ 個 の CSA を用いて3 つずつ並列に加え合わせる.このように中間結果を3 つずつ並列 に加え合わせる計算を繰り返す.図2.2 はWallace 乗算器の部分積加算部の例である. 4-2 加算木を用いた乗算器では,図2.5 のように,CSA 2 段からなる 4-2 加算器を 2 分



図 2.1: 並列乗算器の構成

木状に接続した 4-2 加算木を部分積加算部として用いる. Wallace 乗算器や 4-2 加算 木を用いた乗算器などは,その部分積加算部の構造から,ツリー型乗算器と呼ばれて いる.

部分積加算部の入出力間の CSA の段数の最大数をレベル数 L とすると, N ビット 配列型乗算器では L = N - 2, Wallace 乗算器では $L \approx \log_{\frac{3}{2}} N$, 4-2 加算木を用いた 乗算器では $L = 2\lceil \log_2(\frac{N}{2}) \rceil$ となる. L は Wallace 乗算器で最小となり, 最も高速に部 分積の加算ができる.

VLSIの設計においては、レイアウトのしやすさや遅延時間を考慮して、要求に合う乗算器を選択する.配列型乗算器はレイアウトが容易だが、CSAの段数が多くなるため高速とは言えず、Wallace乗算器はレイアウトが複雑となるが、高速である.4-2加算木を用いる乗算器は、Wallace乗算器と比較すると遅延時間で若干劣るが、レイアウトはWallace乗算器より容易である.

2.2 故障モデル

VLSIのテストは,欠陥のある VLSI チップを出荷前に取り除くために行われる.論 理回路のテストは,基本的に,回路に入力パターンを印加し,出力を観測し,想定し



図 2.2: 部分積加算部の例

た出力を得られるか確認することで行われる.

テストを考える際には,欠陥の振る舞い(故障とよぶ)をモデル化した故障モデル を設定する.そして,設定した故障モデル上で故障を検出できるようにテストパター ンの構成を考える.注目する故障やモデル化のしかたにより様々な故障モデルが存在 する.VLSIチップに対してテストパターンを構成する際には,様々な故障モデルを 組み合わせることができる.欠陥のあるVLSIチップを検出するために必要な故障モ



図 2.3: 桁上げ保存加算器



図 2.4:8 ビット配列型乗算器の部分積加算部

デルを経済性などを考慮した上でいくつか選択し,これらの各故障モデルのもとでテ ストのためのパターンを構成する.

本論文では,故障モデルとして単一セル機能故障を仮定する.FA 等をセルとして 扱い,これらのセルを用いて回路を構成する.単一セル機能故障は論理回路の故障モ デルとしては基本的なものであり,文献 [5,6,8,9,10,11] 等で用いられている.単一 セル機能故障とは,次の条件を満たす故障である.

- テスト対象回路で故障するのは高々1つのセルのみである.
- 故障したセルの出力は現在の入力のみで決まる.
- 故障したセルでは,正常なセルと出力値が異なるような入力が存在する.

単一セル機能故障を検出するため,次の2つの条件を満たすようにテストパターン を設計する.

テスト対象回路を構成する全てのセルの各々に全入力パターンを入力できる.つまり,各セルについて,セルが m入力のとき 2^m 通りのパターンを全て入力できる.



図 2.5: 16 ビット乗算器のための 4-2 加算木

テスト対象回路内のセル故障の影響が回路出力まで伝搬し,回路出力で観察で
きる.

単一セル機能故障では,セルのレベルでテストを考えるため,セルのゲートレベルの 実現方法に依存しない.また,ゲートレベルで構成された各セルに対し網羅的に全入 カパターンを入力するため,ゲートレベルの故障モデルよりも高品質のテストがで きる.

回路がCテスト可能であるとは,回路がそのオペランドのサイズに依存せず定数個のパターンでテストできることである.また,回路がレベルテスト可能であるとは,回路が回路の段数に比例する数のパターンでテストできることである.

第3章 4-2加算木を用いたテスト容易

化乗算器

3.1 はじめに

本章では, Cテスト可能な 4-2 加算木を用いた乗算器を提案する.これまで,文献 [2,3,4,5] 等で Cテスト可能な配列型乗算器は提案されているものの,高速なツリー 型乗算器について Cテスト可能な設計はこれまで提案されていなかった.文献 [6,7] の 4-2 加算木を用いた乗算器では,4-2 加算木の回路の段数に比例するパターンがテ ストに必要であった.

まず,テスト容易な4-2加算木の構成法と,構成した4-2加算木の規則性をいかした 再帰的なパターンの設計手法を示す.4-2加算木のテストのために,交互反転パターン とよぶ新たなパターンを導入する.4-2加算木のテストのための交互反転パターンを 生成可能な部分積生成部の構成も示す.提案するパターンの設計法により,乗算器の ビット幅に依存せず14個のパターンで4-2加算木と部分積生成部のテストができる.

最終加算器として用いられる桁上げ伝搬加算器については,文献[11]等でテスト容 易な構成が提案されている.図3.1のように部分積加算部と最終加算部の間にマルチ プレクサを挿入することで,部分積加算部と切り離してテスト可能な構成にできる. Cテスト可能な加算器を最終加算器に用いることで,乗算器全体がCテスト可能に なる.

以降,次節で準備を行い,3.3節でCテスト可能な4-2加算木とテストパターンの再 帰的生成手法を示す.3.4節では部分積生成部の構成法を示し,部分積生成部と4-2加 算木がCテスト可能であることを示す.3.5節ではテスト容易化によるオーバーヘッ



図 3.1: 最終加算器の設計

ドを見積もる.

3.2 準備

本章では,簡単のために乗算器のビットNを4以上の2の冪とする.

4-2 加算木を用いた乗算器では,4-2 加算木を部分積加算部として用いる.4-2 加算 木は,4-2 加算器を用いて構成される.32 ビット乗算器における 4-2 加算木の例を図 3.2 に示す.本章では,4-2 加算木の各 4-2 加算器を *adder*(*l*,*m*) と表す.*l*が4-2 加算 器が属するレベル,*m*がレベル内での 4-2 加算器の番号を示す.

木の葉の 4-2 加算器をレベルを 1 とし,根の 4-2 加算器のレベルを $L = \log_2 N - 1$ と する.レベル 1 の 4-2 加算器について,部分積 P_{4m} , P_{4m+1} , P_{4m+2} , P_{4m+3} を入力するものを adder(1,m) とする.また,レベル $l(\geq 2)$ の 4-2 加算器について,adder(l-1,2m)と adder(l-1,2m+1) の出力を加算するものを adder(l,m) とする.

4-2 加算器は4つの2進数を足し合わせ,加算結果は桁上げ保存形で桁上げと中間 和の2つの2進数で出力する.出力は両端を除いて各桁で2ビットずつ得られる.本 稿では,図3.3(a)のように4-2加算器を2つのCSAで構成する.4-2加算器の各ビッ ト位置で,図3.3(b)のようにビット加算は2つのFAが行う.この2つのFAで構成 される回路を加算ブロックとよぶことにする.本章では,4-2加算ブロックの入力に



図 3.2: 32 ビット乗算器における 4-2 加算木

a, b, c, w, 出力に e, f, u と名前付けする.加算ブロックの出力 u は一つ上のビット 位置にある加算ブロックの入力 w と接続する.加算ブロック内部の信号線に v と名前 付けする.

図 3.4 に 4-2 加算木の中の 4-2 加算器の構成を示す.図 3.4(a), (b), (c) はそれぞれ, レベル1の 4-2 加算器,レベル2の 4-2 加算器,3以上のレベルの 4-2 加算器の構成を 示す.図において,入力ビットの重みが2^kのビット位置を位置 (position) k で表して いる.以後,位置 k の加算ブロックを加算ブロック k とよぶ.

各 4-2 加算器の両端のビット位置において,入力ビットは4 つ未満となる.これらのビット位置では,4-2 加算ブロックの代わりに FA や半加算器 (HA) でビット加算を 行う.



図 3.3: 4-2 加算器

3.3 4-2加算木の構成とテスト設計

3.2 節で示したように,4-2 加算木において, $adder(l,m)(l \ge 2)$ はadder(l-1,2m)とadder(l-1,2m+1)の出力を入力とする.まず,4-2 加算器をテスト容易化するために,4-2 加算器間の接続を決める.ここでは,4-2 加算器の両端を除いた中央部分,つまり入力ビットが4つある $2^{l+1}m + 2^l + 2l - 1$ から $2^{l+1}m + 2^l + N - 2$ までのビット位置を考える.それ以外のビット位置については次節で考える.

本稿では,図 3.5 に示すように,adder(l,m)のブロックkの入力a, b, c, dをそれ ぞれ,adder(l-1,2m)のブロックkの出力f,adder(l-1,2m)のブロックk-1の 出力e,adder(l-1,2m+1)のブロックkの出力f,adder(l-1,2m+1)のブロック k-1の出力e に接続する.

4-2 加算木のテストのために交互反転パターン (alternately inverted pattern) とよ ぶことにする新たな入力パターンを導入する.4-2 加算器への交互反転パターンは $(\alpha, \beta, \gamma, \delta)_{ai}$ $(\alpha, \beta, \gamma, \delta \in \{0, 1\})$ で表す.

交互反転パターン $(\alpha, \beta, \gamma, \delta)_{ai}$ は,各加算ブロックkのa, b, c, dに,kが偶数なら それぞれ $\alpha, \beta, \gamma, \delta$ を,kが奇数なら $\bar{\alpha}, \bar{\beta}, \bar{\gamma}, \bar{\delta}$ を入力する. $\bar{\alpha}$ は, α のビット反転を 表す.

4-2 加算器への交互反転パターンは 16 種類存在する.これらのパターンの $(\alpha\beta\gamma\delta)$ を 2 進数とみて, ai_0, \ldots, ai_{15} と名前付けする. 例えば, $ai_5 = (0, 1, 0, 1)_{ai}$ である. 4-2



(c) レベル l o 4-2 加算器 $(l \ge 3)$: adder(l, m)

図 3.4: 4-2 加算木の中の 4-2 加算器

加算木のテストには 10 個の交互反転パターン $(ai_0, ai_{15}, ai_1, ai_{14}, ai_3, ai_{12}, ai_5, ai_{10}, ai_7, ai_8)$ を用いる.

表 3.1 に, 10 個の交互反転パターンにより 4-2 加算ブロックに入力される信号値を 示す.表より, 10 個の交互反転パターンにより,加算ブロック内の 2 つの FA (*a*, *b*, *c* を入力とする FA, *v*, *d*, *w* を入力とする FA) のどちらにも 8 つの全ての入力パターン を入力できる.FA が実現する関数が自己双対関数であるため,表において,4-2 加算 器の出力も交互反転となっている.

交互反転パターンを 4-2 加算木に入力すると, 4-2 加算器の出力が交互反転となり,

	even-nur	nber	ed a	add	er b	lock	odd-num	bere	ed a	dde	er bl	ock
pattern	a, b, c, d	w	v	e	f	u	a, b, c, d	w	v	e	f	u
ai_0	0,0,0,0	1	0	0	1	0	1,1,1,1	0	1	1	0	1
ai_{15}	$1,\!1,\!1,\!1$	0	1	1	0	1	0,0,0,0	1	0	0	1	0
ai_1	0,0,0,1	1	0	1	0	0	1,1,1,0	0	1	0	1	1
ai_{14}	1,1,1,0	0	1	0	1	1	0,0,0,1	1	0	1	0	0
ai_3	0,0,1,1	1	1	1	1	0	1,1,0,0	0	0	0	0	1
ai_{12}	1,1,0,0	0	0	0	0	1	0,0,1,1	1	1	1	1	0
ai_5	0,1,0,1	1	1	1	1	0	1,0,1,0	0	0	0	0	1
ai_{10}	1,0,1,0	0	0	0	0	1	0,1,0,1	1	1	1	1	0
ai_7	0,1,1,1	0	0	0	1	1	1,0,0,0	1	1	1	0	0
ai_8	1,0,0,0	1	1	1	0	0	0,1,1,1	0	0	0	1	1

表 3.1: 交互反転パターン入力時の加算ブロック内の信号値

4-2 加算木を効率的にテストできる.2つの4-2 加算器 adder(l-1,2m) と adder(l-1,2m) と adder(l-1,2m+1) に適切な交互反転パターンを入力することで, adder(l,m) にも交互反転パターンを入力できる.例えば, adder(l-1,2m) と adder(l-1,2m+1) にそれぞれ ai_1 , ai_8 を入力すると, adder(l,m) に ai_0 を入力できる.

表 3.2 に, 4-2 加算木において隣接する 4-2 加算器間の入力パターンの関係を示す. この関係は加算木のどのレベルについても成り立つ.表より,3つの 4-2 加算器で入 カパターン集合が等しいことが分かる.したがって,レベル数に依存することなく, 10 個のパターンを用いることで 4-2 加算木をテストできる.

4-2 加算木のテストパターン集合は表 3.2 の関係を再帰的に用いることで構成できる.構成する10個のテストパターンのそれぞれは,4-2 加算木の根の4-2 加算器に10個の交互反転パターンを一つずつ入力する.

例として,レベル数が4の4-2加算木を考え,根の4-2加算木にai₀を入力するパター



図 3.5: 4-2 加算器間の接続

ンの構成を考える.この 4-2 加算木の adder(3,0) と adder(3,1) にそれぞれ $ai_1 \ge ai_8$ を入力することで, adder(4,0) に ai_0 を入力できる.また, adder(2,0), adder(2,1), adder(2,2), adder(2,3) のそれぞれに ai_8 , ai_{12} , ai_3 , ai_1 を入力することで, ai_1 を adder(3,0) に, ai_8 を adder(3,1) に入力できる.最後に, adder(1,0) ... adder(1,7) に 入力するテストパターン (ai_3 , ai_1 , ai_0 , ai_{15} , ai_{15} , ai_0 , ai_8 , ai_{12}) が得られる.

3.4 Cテスト可能な 4-2 加算木と部分積生成部

3.4.1 4-2 加算木の構成

3.2 節に示したように,4-2 加算木の各4-2 加算器において,両端の複数のビット位置の入力ビット数は4未満である.図3.4 に示したように,これらのビット位置では 4-2 加算器の代わりに FA や HA を用いたビット加算が行われる.前節で示した再帰 的なテスト設計法を用いるために,4-2 加算器のこれらの両端のビット位置について も4-2 加算ブロックを用いる.

図 3.6 に,変更したレベル1の4-2 加算器を示す.変更した部分を太線で示す.SセルとCセルは FA を縮退させたもので,それぞれ FA の和と桁上げのみを計算する.

adder(l-1,2m)	adder(l-1, 2m+1)	adder(l,m)
ai_1	ai_8	ai_0
ai_{14}	ai_7	ai_{15}
ai_8	ai_{12}	ai_1
ai_7	ai_3	ai_{14}
ai_{15}	ai_0	ai_3
ai_0	ai_{15}	ai_{12}
ai_{10}	ai_{10}	ai_5
ai_5	ai_5	ai_{10}
ai_3	ai_1	ai_8
ai_{12}	ai_{14}	ai_7

表 3.2: 4-2 加算器における 4-2 加算器の入力パターン間の関係

adder(1,0)の下位桁は少し構造が簡単になり,図3.6(a)の破線で囲んだ部分を(b)のように置き換えられる.これは,この部分の出力が直接,最終加算器に接続するためである.

図中の ○ で示す両端の入力端子には追加の入力ビットが必要である.これについて は後で議論する.

図 3.7 に変更したレベル 2 の 4-2 加算器を示す. adder(2,0) の下位桁は (b) のよう に簡単になる.図 3.8 に変更したレベル $l(l \ge 3)$ の 4-2 加算器を示す. adder(l,0) の下 位桁は (b) のように簡単になる. adder(L,0) つまり加算木の根は,出力が最終加算器 に直接接続するため,上位桁を変更する必要がなく (c) のようになる.

adder(l,m) $(l \ge 2)$ の入力端子は,前節で述べたように,adder(l-1,2m)とadder(l-1,2m)のadder(l-1,2m)とadder(l-1,2m)



図 3.6: 変更したレベル1の4-2加算器: (a) *adder*(1,m), (b) *adder*(1,0)の最下位 部分

続していない.)これらの端子のために,レベル1の加算器の場合と同様に,追加の 入力ビットが必要である.

追加する各入力ビットは通常時0になり,テスト時に適切な値になる必要がある. 各 4-2 加算器には,テスト時に交互反転パターンが入力されるので,中央部の加算ブロックの対応する端子の入力ビットを分配し(あるいは,その否定をとり),追加する入力ビットとして用いることができる.adder(l,m)において,入力端子a,bへの追加入力ビットとして,ビット位置 $N+2^{l+1}m-1$ の入力ビットを用い,入力端子c,dへの追加入力ビットとして,ビット位置 $2^{l+1}m+N+2^l-1$ の入力ビットを用いる.これらの入力ビットは,前段の加算器の中央部の最上位からとっている. $2^{l+1}m+N-1$ と $2^{l+1}m+N+2^l-1$ はともに奇数なので,偶数のビット位置については分配した信号を反転し,それを入力とする.

テスト時に,追加の入力ビットとその反転を生成するために,図3.9のEXセルを 導入する.テストのための追加入力tを導入し,通常時は0とすることにすると,EX セルは,入力ビットと信号tの論理積と入力ビットの反転と信号tの論理積をとるこ とで実現できる.



図 3.7: 変更したレベル2の4-2加算器: (a) *adder*(2,m), (b) *adder*(2,0)の最下位 部分

3.4.2 部分積生成部の構成

本項では部分積生成部の構成と,部分積生成部と4-2加算器の接続について考える. 部分積生成部は,各部分積を生成するN個の部分積生成回路からなる.部分積 $P_j = X \cdot y_j \cdot 2^j$ を生成する部分積生成回路をPPG(j)で表す.各部分積生成回路 はN個のPG セルから構成され,各PG セルは乗数のビットと被乗数のビットの論理 積を計算する.PPG(j)のビット位置kのPG セルは $x_{k-j} \ge y_j$ の論理積を計算する.

部分積生成回路 PPG(4m), PPG(4m+1), PPG(4m+2), PPG(4m+3) $(0 \le m \le \frac{N}{4} - 1)$ のビット位置 kの出力端子は, adder(1,m)の加算ブロック kの入力端子 a, b, c, d にそれぞれ接続する.

部分積生成部でテスト時に交互反転パターンを生成するため, PPG(j)の PG セルを, ビット位置が偶数のものと奇数のもので 2 つのグループに分ける. テスト時に, ビット位置が偶数のものには y_j , 奇数のものには y_j の反転を入力する. テスト時に, y_j の反転を生成するために, y_j と外部入力 tの EXOR を計算する CI(Controlled Inverter) セルを導入する.

図 3.10 に,変更した偶数の j と奇数の j に対する PPG(j) の構成をそれぞれ示す. 交互反転パターン $(\alpha, \beta, \gamma, \delta)_{ai}$ $(\alpha, \beta, \gamma, \delta \in \{0, 1\})$ を adder(1, m) に入力するには,



図 3.8: 変更したレベル l の 4-2 加算器 $(l \ge 3)$: (a) adder(l, m), (b) adder(l, 0) 最下 位部分, (c) adder(L, 0) の最上位部分



図 3.9: EX セル

Xを $(11\cdots 1)_2$ (all 1), y_{4m} , y_{4m+1} , y_{4m+2} , y_{4m+3} をそれぞれ α , β , γ , δ にする.

例として, 32ビット乗算器の中の 4 レベルの 4-2 加算木を考える. PPG を通して adder(4,0)に ai_0 を入力するには, $X = (1111\ 11111\ 1111\ 1111\ 1111\ 1111\ 1111\ 1111\ 1111\ 1111\ 1111\ 11$

3.4.3 テスト設計と故障伝搬

単一セル機能故障の仮定におけるテストでは,回路の各セルについて,全ての入力 パターンを入力する.上述の10個の交互反転パターンを用いることで,4-2加算木の FA,Cセル,Sセルには全ての入力パターンを入力できる.部分積生成部のPGセル, CIセルと4-2加算木のEXセルにすべての入力パターンを入力するために,以下の4 つの入力パターンを用いる.



図 3.10: 変更した部分積生成回路 ((a) *j* が偶数の場合, (b) *j* が奇数の場合)

1. $X = (00 \cdots 0)_2$ (all 0), $Y = (00 \cdots 0)_2$ (all 0), t = 0

2. $X = (00 \cdots 0)_2$ (all 0), $Y = (11 \cdots 1)_2$ (all 1), t = 0

3. $X = (11 \cdots 1)_2$ (all 1), $Y = (00 \cdots 0)_2$ (all 0), t = 0

4. $X = (11 \cdots 1)_2$ (all 1), $Y = (11 \cdots 1)_2$ (all 1), t = 0

表 3.3 に 32 ビット乗算器の 4-2 加算木と部分積生成部のためのテスト集合を示す. ここで,セルの故障の影響が乗算器の出力で観察できることを示す.

CI セルの故障の影響は,部分積生成回路の $\frac{N}{2}$ 個のPG セルに伝搬し, $X = (00 \cdots 0)_2$ (all 0)以外のとき,部分積を誤った値とする.CI セルには, $X = (11 \cdots 1)_2$ (all 1)の とき全ての入力パターンを入力するため,CI セルの故障の影響は部分積の誤りとし て 4-2 加算器に伝播する,これは最終加算器まで伝搬し,乗算器の出力で観察できる.

他の種類のセル (PG セル, FA, C セル, S セル, EX セル) の故障は部分積や 4-2 加算 器の出力を誤った値とする.t = 0のとき,この故障の影響は最終加算器まで伝播し, 乗算器の出力で観察できる.t = 1で,4-2 加算器の EX セルに故障の影響が伝搬しな い場合,影響は最終加算器に伝搬する.故障の影響が EX セルに伝搬する場合,その 影響は 4-2 加算器の両端の複数の箇所にも伝搬する.a,b入力のための EX セルに故障 の影響が伝搬したとき,その影響は 4-2 加算器の上位と下位の部分に伝搬し,誤りが 相殺して消えることはない.c,d入力のための EX セルに故障の影響が伝搬したとき, その影響は 4-2 加算器の下位の部分に伝搬する.ここで,adder(l,m)の EX セルに故 表 3.3: 32 ビット乗算器内の 4-2 加算木と部分積生成部のためのテスト集合

X	$Y(=(y_{31}\ldots y_0)_2)$	t
all 1	0011 0001 0000 1111 1111 0000 1000 1100	1
all 1	1100 1110 1111 0000 0000 1111 0111 0011	1
all 1	1110 0111 0001 1000 0011 0001 0000 1111	1
all 1	0001 1000 1110 0111 1100 1110 1111 0000	1
all 1	1000 1100 0011 0001 0111 0011 1100 1110	1
all 1	0111 0011 1100 1110 1000 1100 0011 0001	1
all 1	0101 0101 0101 0101 0101 0101 0101 0101	1
all 1	1010 1010 1010 1010 1010 1010 1010 1010	1
all 1	0000 1111 0111 0011 1110 0111 0001 1000	1
all 1	1111 0000 1000 1100 0001 1000 1110 0111	1
all 0	0000 0000 0000 0000 0000 0000 0000 0000	0
all 0	1111 1111 1111 1111 1111 1111 1111 1111	0
all 1	0000 0000 0000 0000 0000 0000 0000 0000	0
all 1	1111 1111 1111 1111 1111 1111 1111 1111	0

障の影響が伝搬したときを考える.EX セルはビット位置 $2^{l+1}m + N + 2^l - 1$ にある. 故障の影響は各加算器で高々2桁分だけ伝搬するので,誤りは $2^{(2^{l+1}m+N+2^l-2-2l)}$ より も大きい.一方,EX セルが生成する値は $2^{(2^{l+1}m+2^l+1)}$ より小さいため,打ち消し合 うことはない.したがって,故障の影響は最終加算器まで伝搬する.

3.5 評価

部分積生成部と 4-2 加算木のハードウエアオーバーヘッドを 2 入力 NAND ゲート換 算で評価した.例えば, CMOS テクノロジで, 2 入力 EXOR ゲートと 2 入力 NAND

表 3.4: 各セルの等価	ゲート数
---------------	------

Cell	Gate equivalents
FA	8.5
HA	4.0
С	3.5
\mathbf{S}	5.0
PG	1.5
CI	2.5
EX	3.0

ゲートはそれぞれ 10 トランジスタ,4 トランジスタで実現できる.そこで,2入力 EXOR ゲートで実現する CI セルを 2.5 ゲート相当と換算する.他のセルについて,ト ランジスタ数から等価ゲート数を求めたものを表 3.4 に示す.

ハードウエアオーバーヘッドの見積りを表 3.5 に示す.表 3.5 において, "Original 4-2 adder tree with PPGs" は元となる 4-2 加算木と部分積加算部の等価ゲート数を示 す. "Proposed 4-2 adder tree with PPGs" は提案した 4-2 加算木と部分積加算部の等価ゲート数を示す.表 3.5 から, N が大きくなるとハードウエアオーバーヘッドの割 合が小さくなることが分かる.64 ビット乗算器でのハードウエアオーバーヘッドは 約 15%となる.

遅延時間のオーバーヘッドについて考える.部分積をPGセルのみで生成する元の 部分積生成部と比較し,本稿の部分積生成部ではCIセル(EXORゲート)一つ分だけ 遅延時間が長い.

4-2 加算木において,通常時,元の4-2 加算木と提案した4-2 加算木で信号が経由す るセルの段数が等しい.そのため,4-2 加算木において遅延時間はほぼ等しい.した がって,4-2 加算木と部分積生成部について,遅延時間のオーバーヘッドは CI セルー つ分である.
	C-testable 4-2 Adder Tree	Original 4-2 Adder Tree	
N	with PPGs ($\#$ of gates)	with PPGs (#of gates)	Overhead
16	2996.0	2346.0	27.7~%
32	12254.0	10103.0	21.3~%
64	47315.0	41336.0	14.5~%
128	181184.0	165985.0	9.2~%

表 3.5: 4-2 加算木と部分積生成部のハードウエアオーバーヘッド

3.6 まとめ

高速乗算器のための, Cテスト可能な 4-2 加算器と部分積生成部を示した.提案した 4-2 加算木は再帰的構造をもち, 再帰的なパターンの生成手法によりテスト集合を求める.テストパターンには, 交互反転パターンとよぶ特別なパターンを用いる. [12,9,10,13,11]等のテスト容易な加算器を最終加算器として用いることでテスト容易な高速乗算器を構成できる.

本章では $N \ge 2$ の冪としたが,任意のNについても提案法は適用できる.Nが2 の冪ではない偶数の場合には,4-2加算木は完全2分木とはならないものの,Nが2 の冪の場合と同様にテストパターンを構成できる.Nが奇数の場合には,N+1ビッ トの乗算器を構成する.このとき,X,Yのそれぞれ1ビット分がテストのための追加 の入力信号になる.

第4章 種々の部分積加算構造をもつ

テスト容易な乗算器の設計手法

4.1 はじめに

本章では,さまざまな部分積加算部を構成可能なテスト容易な乗算器の設計手法を 示す.提案手法では,部分積加算部を3種類の加算器のブロックを組み合わせて構成 する.ブロックの組み合わせ方により,規則正しい回路構造で小面積だが高速とはい えない配列型乗算器や,高速だが回路構造が複雑で面積がやや大きいツリー型の乗算 器を設計できる.これにより,要求される性能に合わせたテスト容易な乗算器を設計 できる.乗算器は,全加算器等をセルとする単一セル機能故障の仮定において,演算 数のビット幅に関わりなく14個のパターンでテストできる.

これまでにCテスト可能な配列型乗算器の設計に関する研究が行われている([2,4,5] 等).文献[7,14]ではツリー型乗算器のひとつである 4-2 加算木を用いた乗算器のテ スト手法を述べている.しかしこれらの手法は,対象とする乗算器の構成に強く依存 するため,同じ手法を他のタイプの乗算器に適用することはできない.そのため,要 求性能が変化し,部分積加算の構造を他のタイプに変更する場合,同じ手法では対応 できなかった.

以降,次節で準備を行い,4.3節でCテスト可能な部分積加算部の構成法とテスト 手法を示す.4.4節では乗算器全体の設計法と,そのテスト方法を示す.4.5節で本章 のまとめを行う.



図 4.1: 桁上げ保存加算器

4.2 準備

本章では、CSA を構成する FA に、図 4.1(a) のように入力端子にu, v, w,出力端子 にc, s と名前付けする、図 4.1(b) のように、CSA の入力にU, V, W,出力にS, C と 名前付けする.U, V, W, S, C はそれぞれ CSA を構成する FA のu, v, w, s, c 端子からな る、CSA のなかの各 FA には入力ビットの重みに応じて番号をつける、乗算器の中で 入力ビットの重みが 2^k の FA を番号 $k(k \ge 0)$ とする、FA の入力端子について、重み が 2^k の入力端子 $u \ge u^k$ と表記する、

CSA を組み合わせて設計する部分積加算部には図 4.2 のように出力側をレベル0と し,入力側に向かってレベル付けする.CSA の属するレベルは,その CSA の出力側 の CSA が属するレベルの最大値よりひとつ大きい値とする.部分積加算部をツリー としてみることにし,レベル0の CSA を根,他の CSA の出力が入力とならない CSA を葉とよぶ.各レベルにおいて,各 CSA には区別のために0から順に重なりなく任 意の順序でラベル付けをする.

4.3 Cテスト可能な部分積加算部の構成法とテスト設計

4.3.1 部分積加算部の構成法

部分積加算部を CSA で構成した3種類のブロックを組み合わせることにより構成する.ブロックの組み合わせかたにより配列型乗算器の部分積加算部や 4-2 加算木 [15],







図 4.3: 加算器ブロック

Overturned-Stairs 木 [16], バランス木 [17] などを構成できる.

3種類のブロックを図4.3に示す.それぞれ加算器ブロック1,加算器ブロック2,加 算器ブロック3とする.各加算器ブロックについて,レベル付けと各レベルでのCSA へのラベル付けをしている.図においてCSAのラベルをCSAの右下に記している.

部分積加算部は根から葉に向かって加算器ブロックを接続することで構成する.部 分積加算部の初期構成を加算器ブロック1あるいは加算器ブロック3とし,各時点の 部分積加算部の葉に加算器ブロックを接続していくことで目的の部分積加算部を得る. 加算器ブロックを接続する際には,加算器ブロックの出力部にある CSA をその時点 の部分積加算部の葉と併合することで接続する.



図 4.4: 部分積加算部の設計例 (4-2 加算木)

ただし加算器ブロック2の接続については,その時点の部分積加算部の葉のCSA のうち,図4.3で破線で示した加算器ブロック1のレベル2のCSA0,1あるいは加算 器ブロック2のレベル1のCSA0,1に,同じく破線で示した加算器ブロック2のレベ ル0のCSA0,1をそれぞれ併合することで接続し,これ以外の箇所に加算器ブロック 2を接続しない.

加算器ブロック1と加算器ブロック3を接続して部分積加算部を設計した例を図4.4 に示す.破線で囲んだ部分が各加算器ブロックを表している.図では,部分積加算部 のレベル2において加算器ブロック1の出力を加算器ブロック1に接続し,レベル4 において加算器ブロック3の出力を加算器ブロック1に接続している.

加算器ブロック2の接続についての制約により,図4.5のような,加算器ブロックの 出力が別の加算器ブロックの入力において再収斂する部分積加算部は構成されない. 図4.5では,加算器ブロック2の出力が2つの加算器ブロック3に枝分かれして入力 し,加算器ブロック1において再収斂している.

本節の構成法を用いることで,ツリー型の高速な乗算器の部分積加算部に用いられる 4-2 加算木は図 4.4 のように構成できる.加算器ブロックの出力が再収斂することのある Wallace 木は設計できないものの,バランス木や図 4.2 のような Overturned-Stairs



図 4.5: 加算器ブロック出力が再収斂する接続禁止の例 ((a)構成, (b) 加算器ブロック レベルでの接続)

木等の様々な部分積加算部を設計できる.

4.3.2 加算器ブロックのテストのためのパターン集合

3つの加算器ブロックについて,個々のブロックをテストするための入力パターン 集合を示す.これらの加算器ブロックのテストのためのパターンから,部分積加算部 全体のテストのためのパターンを設計する.本章でも部分積加算部のテストに交互反 転パターンを用いる.

加算器ブロック 1 と 2 の入力部,そして加算器ブロック 3 のレベル 1 に位置する入 力部への交互反転パターンを $(\alpha, \beta, \gamma)_{ai}$ $(\alpha, \beta, \gamma \in \{0, 1\})$ で表す.交互反転パターン $(\alpha, \beta, \gamma)_{ai}$ は, CSA の FA j の u, v, w に, j が偶数なら α, β, γ を, j が奇数なら $\overline{\alpha}, \overline{\beta}, \overline{\gamma}$ をそれぞれ入力する.

加算器ブロック 3 のレベル 0 のビット入力端子 u への交互反転パターンを $(\alpha)_{ai}(\alpha \in \{0,1\})$ で表す.交互反転パターン $(\alpha)_{ai}$ は, CSA の FA j の u に, j が偶数なら α を, j が奇数なら $\overline{\alpha}$ を入力する.

図 4.6(a),(b) に加算器ブロック3 に交互反転パターンを入力した例を示す.図では

	Inputs for Level 2			Level 1	Level 0	
		CSA 0	CSA 1	CSA 0	CSA 0	
t_{1}^{1}	p_a	p_2 : $(010)_{ai}$	$p_5: (101)_{ai}$	$p_6: (110)_{ai}$	$p_0: (000)_{ai}$	
$t^1_{\overline{1}}$	$p_{\overline{a}}$	$p_5: (101)_{ai}$	p_2 : $(010)_{ai}$	$p_1: (001)_{ai}$	p_7 : $(111)_{ai}$	
t_2^1	p_b	$p_6: (110)_{ai}$	$p_0: (000)_{ai}$	$p_0: (000)_{ai}$	p_3 : $(011)_{ai}$	
$t^1_{\overline{2}}$	$p_{\overline{b}}$	$p_1: (001)_{ai}$	p_7 : (111) _{ai}	p_7 : (111) _{ai}	p_4 : (100) _{ai}	
t_3^1	p_c	$p_0: (000)_{ai}$	p_4 : $(100)_{ai}$	$p_3: (011)_{ai}$	$p_1: (001)_{ai}$	
$t_{\overline{3}}^1$	$p_{\overline{c}}$	p_7 : $(111)_{ai}$	$p_3: (011)_{ai}$	p_4 : (100) _{ai}	$p_6: (110)_{ai}$	
t_4^1	p_d	$p_3: (011)_{ai}$	$p_6: (110)_{ai}$	$p_0: (000)_{ai}$	p_2 : $(010)_{ai}$	
$t_{\overline{4}}^1$	$p_{\overline{d}}$	p_4 : $(100)_{ai}$	$p_1: (001)_{ai}$	p_7 : (111) _{ai}	p_5 : $(101)_{ai}$	
t_5^1	p_e	$p_0: (000)_{ai}$	$p_0: (000)_{ai}$	p_2 : (010) _{ai}	p_7 : (111) _{ai}	
$t^1_{\overline{5}}$	$p_{\overline{e}}$	p_7 : $(111)_{ai}$	p_7 : $(111)_{ai}$	$p_5: (101)_{ai}$	$p_0: (000)_{ai}$	

表 4.1: 加算器ブロック1への入力パターン集合

加算器ブロックのレベル1の CSA に (010)_{ai}, レベル0の入力端子に (1)_{ai} を入力して いる.図 4.6(a)の FA において, FA の番号が偶数のものを網かけで示している.

FA は入力のパターンが反転すると出力のパターンも反転する性質をもつ.そのため,各加算器ブロックにおいて入力部のCSA に交互反転パターンを入力すると,入力部の次のレベルのCSA においても交互反転パターンが入力される.したがって,加算器ブロックの入力部のCSA に交互反転パターンを入力すると,加算器ブロック内の全てのCSA に交互反転パターンが入力される.なお,CSA の両端のビット位置の扱いについては4.4.2 で議論する.

加算器ブロック1のテストのために,交互反転パターンを用いた表4.1のt¹ からt¹5 の10個の入力パターンを用いる.各パターンの上付き文字は加算器ブロックを表し, 下付き文字はパターンの番号を表している.表4.1では,レベル2のCSAに入力す る入力パターンと,そのときレベル1,レベル0のCSAに入力されるパターンを示

	Inputs for level 1			Level 0			
		CSA0	CSA1	CSA2		CSA0	CSA1
t_{1}^{2}	p_e :	p_0	p_0	p_0	p_a :	p_2	p_5
$t_{\overline{1}}^2$	$p_{\overline{e}}$:	p_7	p_7	p_7	$p_{\overline{a}}$:	p_5	p_2
t_2^2	p_a :	p_2	p_5	p_5	p_b :	p_6	p_0
$t^2_{\overline{2}}$	$p_{\overline{a}}$:	p_5	p_2	p_2	$p_{\overline{b}}$:	p_1	p_7
t_3^2	p_b :	p_6	p_0	p_6	p_c :	p_0	p_4
$t_{\overline{3}}^2$	$p_{\overline{b}}$:	p_1	p_7	p_1	$p_{\overline{c}}$:	p_7	p_3
t_4^2	p_c :	p_0	p_4	p_7	p_d :	p_3	p_6
$t_{\overline{4}}^2$	$p_{\overline{c}}$:	p_7	p_3	p_0	$p_{\overline{d}}$:	p_4	p_1
t_{5}^{2}	p_d :	p_3	p_6	p_3	p_e :	p_0	p_0
$t_{\overline{5}}^2$	$p_{\overline{d}}$:	p_4	p_1	p_4	$p_{\overline{e}}$:	p_7	p_7

表 4.2: 加算器ブロック 2 への入力パターン集合

している.表に示すように交互反転パターン $(000)_{ai}, \dots, (111)_{ai}$ にそれぞれ p_0, \dots, p_7 と名前付けする.さらに,表 4.1 においてレベル 2 の CSA0 と CSA1 に入力されるパ ターンの組に $p_a, \dots, p_{\bar{e}}$ と名前付けする.

同様に,加算器ブロック2のテストのために表 4.2の t_1^2 から t_5^2 の10個のパターン を用い,加算器ブロック3には表 4.3の t_1^3 から t_5^3 の10個のパターンを用いる.以降, 特に特定のブロックに依存しない説明においては,これらのパターンを記す際,ブ ロック名を表す肩の数字を省き, $t_1,...,t_5$ と表す.

表 4.1, 表 4.2, 表 4.3 から, 3つの各ブロックについて, ブロックに対応するパター ン集合のパターンを全て入力すると, ブロック内の全ての CSA に *p*₀, *p*₇ がそれぞれ 2回, *p*₁ から *p*₆ までがそれぞれ1回ずつ入力される.このとき, CSA に含まれる各 FA には 000 から 111 までが全て入力される.また CSA の性質から, FA が故障する と演算結果は本来の値とは異なる値となるため, 乗算器の出力において故障の影響を



図 4.6: 交互反転パターンの入力例

観測できる.このことから,3つの表の t_1 から $t_{\overline{5}}$ は加算器ブロックのテストのための入力パターンとなっている.

4.3.3 部分積加算部のためのテスト設計

加算器ブロックに,前節で示した入力パターンを入力するとき,加算器ブロック内 の全ての CSA には交互反転パターン p_0, p_7 がそれぞれ 2 回, p_1 から p_6 までがそれぞ れ 1 度ずつ入力される.つまり,加算器ブロックの入力部の CSA と,出力部 (レベル 0)の CSA の両者で, p_0 から p_7 までのそれぞれのパターンについての出現回数が同じ である.

また,加算器ブロック1について前節で示した入力パターンを入力するとき,入力 部の CSA0, CSA1に $p_a, \ldots, p_{\overline{e}}$ のパターンが1度ずつ入力される.同様に,加算器ブ ロック2についても,前節で示した入力パターンを入力するとき,入力部(レベル1) と出力部(レベル0)の CSA0, CSA1に $p_a, \ldots, p_{\overline{e}}$ のパターンが1度ずつ入力される.

これらの性質から, 4.3.1 に示した設計法で部分積加算部を構成したとき, 10 パターンで部分積加算部を構成する全ての加算器ブロックに, 各加算器ブロックに対応する t_1 から $t_{\overline{s}}$ のパターンをすべて入力できる.

部分積生成部のテストのためのパターン集合は,根の加算器ブロックに t_1 から $t_{\overline{5}}$ のパターンを入力する10個の入力パターンから構成する.入力パターンは,部分積加

	Level 1	Level	0	
	Inputs for CSA0	Input for u	CSA0	
t_{1}^{3}	p_0	$(1)_{ai}$	p_5	
$t_{\overline{1}}^3$	p_7	$(0)_{ai}$	p_2	
t_{2}^{3}	p_2	$(1)_{ai}$	p_7	
$t_{\overline{2}}^3$	p_5	$(0)_{ai}$	p_0	
t_{3}^{3}	p_6	$(1)_{ai}$	p_4	
$t_{\overline{3}}^3$	p_1	$(0)_{ai}$	p_3	
t_4^3	p_0	$(0)_{ai}$	p_1	
$t_{\overline{4}}^3$	p_7	$(1)_{ai}$	p_6	
t_{5}^{3}	p_3	$(0)_{ai}$	p_0	
$t_{\overline{5}}^3$	p_4	$(1)_{ai}$	p_7	

表 4.3: 加算器ブロック3への入力パターン集合

算部の根の位置にある加算器ブロックから葉に向かって CSA の入力パターンを順に 求めてゆくことで構成する.つまり,ある加算器ブロックの入力部の CSA にパターン pを入力する必要がある場合,その CSA の接続元の加算器ブロックの出力部の CSA の入力が p となるように,t₁から t₅ の中から接続元の加算器ブロックへのパターン を選択する.このとき,4.3.1の制約から加算器ブロックの出力が再収斂を起こす経 路はないので,求まったパターンで不整合は起きない.

図 4.7 の配列型乗算器の部分積加算部を例に,テストのための入力パターンの構成 法を示す.配列型乗算器の部分積加算部は加算器ブロック3を繰り返し接続すること で構成できる.部分積加算部の根の加算器ブロックに, t_1^3 から t_5^3 までの全てを入力す るようにパターンの集合を構成する.図では,根の加算器ブロックに t_1^3 を入力する場 合を示している.根の加算器ブロックに t_1^3 を入力する場合,図 4.7 のレベル1の CSA には $(000)_{ai}(=p_0)$ を入力する必要があり,表 4.3 より,加算器ブロックの出力部(レ



図 4.7: 配列型乗算器の部分積加算部の入力パターン設計の例

ベル0)の CSA のパターンが p_0 となるものを,図4.7のレベル1,2の加算器ブロック への入力割当とする. t_2^3 又は t_5^3 を入力することで図4.7のレベル1の CSA に p_0 を入 力できる.この例では t_5^3 を用いている.図4.7のレベル0,1の加算器ブロックに t_4^3 を 入力する際にも,レベル1の CSA に p_0 を入力するが,その際には t_2^3 を用いる.

残った部分についても,入力側に向かって入力パターンを求められ,部分積加算部 の入力パターンが決まる.図4.7のレベル4のCSAにも p_0 を入力するが,このとき レベル4,5の加算器ブロックには t_2^3 あるいは t_5^3 どちらを用いてもよく,例では t_5^3 を 用いている.この場合,レベル4のCSAに p_0 を入力する別の入力パターンを構成す る際にはレベル4,5の加算器ブロックに t_2^3 を用いる.

4.4 Cテスト可能な乗算器の設計手法

前節で示した部分積加算部設計手法を用いた,乗算器の構成法とテスト方法を示す. 本章で提案する乗算器の構成を図 4.8 に示す.図中の $d_1, d_2, r, r_0, r_1, r_2$ は本節で導入するテストのための外部入力である.



図 4.8: 乗算器の構成

4.4.1 部分積生成部の構成

部分積生成部として,交互反転パターンを生成するために,前章と同様の部分積 生成部を用いる.奇数のjに対する部分積 P_j の生成回路を図 4.9(a)に,偶数のjに 対する部分積 P_j の生成回路を図 4.9(b)に示す.部分積生成回路は外部入力信号 d_1 を 導入し,前章と同様に CI セルと PG セルで構成する.部分積生成部は, $0 \le i < N$, $0 \le j < N$ について次の式のように部分積のビットを生成する.

$$pp_{ij} = \begin{cases} x_i \cdot y_j & (i+j \text{ is even}) \\ x_i \cdot (y_j \oplus d_1) & (i+j \text{ is odd}) \end{cases}$$
(4.1)

部分積加算部の葉の各 CSA には 3 つの部分積を入力する. CSA に P_g , P_{g+1} , P_{g+2} を入力するとき, CSA の入力ビット幅は N + 2 ビットで,最小の入力重みは 2^g になる. このとき, CSA 内部の各 FA(入力重み 2^f , $g \le f < g + N + 2$) と部分積生成部を次のように接続する.

$$u^{f} \leftarrow pp_{(f-g)g}$$

$$v^{f} \leftarrow pp_{(f-g-1)(g+1)}$$

$$w^{f} \leftarrow pp_{(f-g-2)(g+2)}$$

$$(4.2)$$

ただし,i < 0 あるいは $i \ge N$ についての pp_{ij} は4.4.2で述べる入力補完ユニットに接続する.外部入力信号 d_1 には通常時に0を入力し,テスト時に1とする.



図 4.9: 部分積 P_j の生成回路 ((a) j が偶数の場合, (b) j が奇数の場合) $d_1 = 1, X = 11 \dots 1$ のとき, FA の入力ビットパターンは式 (4.1), 式 (4.2) より次の 式で表される.

$$(u^f, v^f, w^f) = \begin{cases} (y_g, y_{g+1}, y_{g+2}) & (f \text{ is even}) \\ (\overline{y_g}, \overline{y_{g+1}}, \overline{y_{g+2}}) & (f \text{ is odd}) \end{cases}$$

上の式より, $d_1 = 1, X = 11...1$ としたとき,部分積 P_g, P_{g+1}, P_{g+2} を入力とする CSA に y_g, y_{g+1}, y_{g+2} の値に応じた交互反転パターンが入力されることが分かる.

加算器ブロック3のレベル0に位置する CSA の入力についても同様で, P_gを入力 とすると, y_gの値に応じた交互反転パターンを入力できる.したがって,4.3.3で求 めた部分積加算部のテストのための入力パターンは部分積生成部を通して全て入力で きる.

4.4.2 部分積加算部の構成

各部分積は,ビット幅が等しく,最小の入力重みがそれぞれ異なっている.そのため,部分積を入力とする CSA の両端のいくつかの桁では入力ビットが2つ,あるいは1つになる.これらの部分では入力が交互反転のパターンとならない.また,部分



図 4.10: 桁上げ保存加算器と入力ビット補完器

積加算部の内部のCSA についても, CSA の両端の桁において入力ビットが3未満となる箇所がある.

このような入力ビットが3未満の桁について,交互反転パターンの規則性を保つた めに入力ビットを補完して入力し,CSAの各桁で入力ビットが必ず3つになるように する.これらの入力ビットを生成するため,図4.10のように各CSAに以下で説明す る入力ビット補完器(Input Padding Unit)を一つずつ接続する.入力ビット補完器は 通常時には0を出力するため,通常時の演算結果に影響を与えない.

4.3.3 では,根の加算器ブロックに t_1 から t_5 を入力するパターンをそれぞれ1つず つ設計し,テストのためのパターン集合を設計した.そのため設計したパターン集合 において,部分積加算部の各 CSA の入力は,根の加算器ブロックの入力パターンと 対応関係を持つ.つまり,パターンにより根の加算器ブロックに t_1 から t_5 のどれが入 力されるかが分かれば,各 CSA への入力が分かる.たとえば図 4.7 では,根の加算器 ブロックにパターン t_1 が入力されると分かれば,レベル2の CSA の入力が $(0\ 1\ 1)_{ai}$ と分かる.そこで,外部入力線を用いて,入力パターンにより根のブロックに t_1 から t_5 のどのパターンが入力されるかを与え,これらの外部信号線を用いて入力ビット補 完器を設計する.

4本の外部入力 r, r_0, r_1, r_2 を導入する.rは,テスト時に,部分積加算部の根の加算 器ブロックへの入力パターンが $t_{\overline{z}}(z \in \{1, 2, 3, 4, 5\})$ になるテストパターンのときだ け1を入力する.一方,テスト時に部分積加算部の根の加算器ブロックへ $t_z, t_{\overline{z}}$ が入力 される場合, r_0, r_1, r_2 には2進数 $(r_2 r_1 r_0)_2$ とみてzを入力する.つまり,根の加算器 ブロックへの入力パターンが t_4 となるテストパターンでは $(r_2, r_1, r_0, r) = (1, 0, 0, 0)$, $t_{\overline{1}}$ となるテストパターンでは $(r_2, r_1, r_0, r) = (0, 0, 1, 1)$ とする.通常動作時にはrや r_1, r_2, r_3 は0とする.

入力ビット補完器は PAD セルと CI セルを用いて構成する. PAD セルは 3 入力 1 出力のセルで,3 変数の論理関数を実現する.各 CSA の入力ビット補完器で PAD セ ルが実現する論理関数は異なり,設計時に静的に決める.PAD セルが実現する論理 関数を PAD(Z)($Z \subset \{0, 1, 2, ..., 7\}$)の形で記述する.セルの入力 n_0, n_1, n_2 を 2 進数 $(n_2 n_1 n_0)_2$ とみたとき,Zに含まれれば 1 を出力し,それ以外で 0 を出力することを 意味する.

入力ビット補完器の2ビット分を図4.11に示す.根の加算器ブロックに $t_{z_i}(z_i \in Z_i \subset \{1,2,3,4,5\})$ が入力されるとき1となる信号は,外部入力信号 r_2, r_1, r_0 とPAD セル (PAD(Z_i))を1つ用いて生成できる.根の加算器ブロックへの入力パターンが t_z から $t_{\overline{z}}$ になると,部分積加算部の内部の全てのFAの入力ビットは反転することから, PAD セルの出力を CI セルとr 信号を用いて反転させる.図中の各 PAD セルの機能 は異なるため,PAD セルを PAD₀,PAD₁ と区別している.一つの入力ビット補完器は 最大で6個の PAD セルを含む.

なお, PAD セルや CI セルの故障の影響は部分積加算部に伝搬し, 乗算器の出力で その影響は観測できる. PAD セルに対する網羅パターンの入力については 4.4.4 で述 べる.

4.4.3 最終加算部の構成

最終加算部として図 4.12 の順次桁上げ加算器 (RCA) を用いる.RCA の各ビットの 入力ビット端子に *a*, *b* と名前付けする.RCA の FA には最下位より 0 から順番に番号 をつけ, *m* 個目の FA に対応するビット位置の *a*, *b* 入力端子を *a_m*, *b_m* で表す.FA の 入力端子には *i*₁, *i*₂, *i*₃ と名前づけする.*a*, *b* 端子と奇数番目の FA の *i*₂, *i*₁ 端子の間に は CI セルを 1 つずつ挟む.テストのために外部入力 *d*₂ を導入し, CI セルの制御に用 いる.通常時, *d*₂ の入力は 0 とする.



図 4.11: 入力ビット補完器の構成

最終加算部の入力は部分積加算部の根の CSA の出力である.4.3.3 で示した部分積 加算部のテストのためのパターンでは,部分積加算部内の全ての CSA に交互反転パ ターン *p*₀, *p*₇ がそれぞれ 2回, *p*₁ から *p*₆ までがそれぞれ 1回入力される.この性質 を利用し,部分積加算部のテストと同時に最終加算部もテストする.

CSA に交互反転パターン p_0 , p_7 をそれぞれ 2 回, p_1 から p_6 までをそれぞれ 1 回入 力すると,出力も交互反転パターンで得られ,CSA の各 FA は出力端子 c,s に (c,s) = (0,0),(1,1) をそれぞれ 2 回,(0,1),(1,0) をそれぞれ 3 回出力する.そのため,最終加 算部の各ビット位置で入力端子 a,b には (a,b) = (0,0),(1,1) が 3 回ずつ,(0,1),(1,0)がそれぞれ 2 回ずつ入力され,最終加算部の入力パターンも交互反転のパターンと なっている.最終加算部のテストのための入力パターンを表 4.4 に示す.

表 4.4 では,1 列目に最終加算部の最下位のビット位置での入力ビットパターンを 示している.入力パターンは交互反転のパターンなので,最下位のビット位置の入力 ビットパターンで最終加算部全体のパターンが一意に決まる.2 列目に外部入力 d₂ に 入力する値を示している.3 列目は最終加算部の最下位の0個目の位置にある FA の 入力を示し,4 列目では2個目以降の偶数個目の FA の入力,5 列目では奇数個目の FA の入力を示している.



図 4.12: RCA を用いた最終加算部の構成

表より,最終加算部の全てのFA,CIセルに網羅的に全てのパターンを入力できる ことが確認できる.また,FAやCIセルが故障すると乗算器の出力が正しい値となら ないため,最終加算部を構成するセルの故障は最終加算部の出力より確認できる.

ここでは,最終加算部として遅延時間の大きいRCAを用いたが,第3章の図3.1で 示しように部分積加算部と最終加算器の間にマルチプレクサを挿入し,[10,11]等のテ ストが容易で高速な桁上げ伝播加算器を最終加算部として用いることも可能である.

4.4.4 Cテスト可能な乗算器のテスト集合

提案手法により設計した乗算器において,部分積加算部のテストに交互反転パター ンを用いる.4.4.1 で示した部分積生成部を用いることで部分積生成部で交互反転パ ターンを生成でき,4.3.3 で示した10個の交互反転パターンにより,部分積加算部を テストできる.また最終加算部としてRCAを用いるとき,4.4.3より,最終加算部と 部分積加算部は同時にテストできる.

部分積加算部のためのテストパターン入力時に,外部入力信号 r_0, r_1, r_2 には $(r_2 r_1 r_0)_2$ が1から5までのみが入力される.そのため,入力ビット補完器内のPAD セルには入力されないパターンがある.また,外部入力信号 d_1 とXはそれぞれ1,11...1となっており,部分積生成部のPG セルや CI セルには入力されないパターンがある.

			Input values for $i_1i_2i_3$ of a FA		
	input values			even	odd
	for the a_0b_0	d_2	0-th	numbered	numbered
t_{A1}	00	1	001	000	000
t_{A2}	00	0	000	001	110
t_{A3}	00	0	000	001	110
t_{A4}	01	0	010	010	100
t_{A5}	01	1	011	011	011
t_{A6}	10	0	100	100	010
t_{A7}	10	1	101	101	101
t_{A8}	11	1	111	111	111
t_{A9}	11	1	111	111	111
t_{A10}	11	0	110	110	001

表 4.4: 最終加算部への入力パターン集合

そこで,以下の4つのパターンを追加する."*"の箇所はドントケアを意味する.

$$(X, Y, d_1, d_2, r, r_2, r_1, r_0)$$

= (000...0, 000...0, 1, *, *, 0, 0, 0),
(000...0, 111...1, 1, *, *, 1, 1, 0),
(111...1, 000...0, 0, *, *, 1, 1, 1),
(111...1, 111...1, 0, *, *, *, *, *)

この4つのパターンを先に述べた10個テストパターンと共に用いることで,部分 積生成部のPGセルやCIセル,PADセルに全ての入力組合せを入力できる.また, 部分積生成部のPGセルやCIセルの故障の影響は乗算器の出力で観測できる.

部分積加算部と最終加算部のための10個のテストパターンと,上に示した4個の

テストパターンを用いることで乗算器全体のテストができる.テストパターンの数は 演算のビット幅に依存せず14個のため,提案乗算器はCテスト可能である.このと き,テストのために必要な追加の外部入力は*d*₁, *d*₂, *r*, *r*₂, *r*₁, *r*₀の6つである.

4.5 まとめ

乗算器の部分積加算部を3種類の加算器ブロックの組み合わせで設計し,ブロック の組み合わせかたにより様々なタイプの乗算器を設計できるCテスト可能な乗算器の 設計手法を示した.提案手法で設計した乗算器は,最終加算部として順次桁上げ加算 器を用いた場合,14個のテストパターンでテストできる.

提案手法を用いることで,面積やスピードなどの要求に対して,性能に合わせたテ スト容易な乗算器を設計できる.

第5章 CSAで構成した

任意の構造の部分積加算部の

レベルテスト可能性

5.1 はじめに

本章では,第4章の手法で対象外であった Wallace 木を含め,桁上げ保存加算器 (CSA)で構成された任意の構造の部分積加算部をもつ並列乗算器のテストについて考 える.

文献 [2, 3, 4, 5] 等では,配列型乗算器のCテスト可能な設計を示している.文献 [6, 7] では,4-2加算木のレベルテスト可能な設計を示している.本論文の第3章と第 4章では,4-2加算木などのCテスト可能な設計を示している.これまでの研究では, Wallace木など,4-2加算木よりレベル数が小さな部分積加算部について,オペラン ドのサイズとテストに必要なパターン数との間の関係が示されていなかった.

本章では,単一セル機能故障の仮定において,部分積加算部が,テストのための若 干の回路の追加で,レベルテスト可能にできることを示す.部分積加算部の入出力間 の CSA の段数の最大値をレベル数 L としたとき,任意の構造の部分積加算部が部分 積生成部を含めて高々6L+5 個のパターンでテストできることを示す.さらに,CSA 間の接続に制約を加えると,高々2L+9 個のパターンでテストできることを示す.

最終加算器として用いる桁上げ伝搬加算器としては,文献[10,11]等のテスト容易 な構成を用いる.第3章の図3.1に示したように部分積加算部と最終加算器の間にマ ルチプレクサを挿入することで,部分積加算部と切り離してテスト可能な構成にで



図 5.1: 部分積加算部の例

きる.

以降,次節でまず本章の準備を行う.5.3節では任意の部分積加算部が部分積生成 部を含めて高々6L+5個のパターンで,5.4節ではCSA間の接続に制約を加えること により,高々2L+9個のパターンでテストできることを,パターン集合の構成法を示 すことで明らかにする.

5.2 準備

本章では, CSA を構成する各 FA について,図 5.2(a)のように入力端子に *u,v,w* と 名前付けし,出力端子に *c,s* と名前付けする.また,CSAの入力にも図 5.2(b) に示すよ うに *U,V,W* と名前付けし,出力に *C,S* と名前付けする.CSAの入出力 *U,V,W,C,S* はそれぞれ CSA の中の全ての FA の対応する端子 *u,v,w,c,s* からなる.

部分積加算部に図 5.1 のように出力側をレベル 1 として,入力に向かってレベル付けする.各 CSA の属するレベルは,その CSA の出力に接続する CSA の属するレベルの最大値より一つ大きな値とする.部分積加算部の最大のレベルがレベル数 L である.図 5.1 では,L = 5 である.



図 5.2: 桁上げ保存加算器



図 5.3: 部分積生成回路

5.3 任意の構成の部分積加算部のレベルテスト可能性

本章では,テストにおいて部分積加算部の各入力には部分積として (00...0)₂か (11...1)₂のどちらかのビットパターンを入力する.(00...0)₂と(11...1)₂のビット パターンをそれぞれを 0,1 で表す.

各部分積を生成する部分積生成回路を図 5.3 に示す.部分積生成回路は N 個の部分 積生成セル (PG セル) で構成する.各 PG セルは AND ゲートで構成できる.被乗数 を $X = (11...1)_2$ とすると,部分積加算部へ入力される部分積 P_j のビットパターン は y_j が0か1かにより $(00...0)_2$ か $(11...1)_2$ となり,部分積加算部の各入力へ0,1 を容易に入力できる.

部分積加算部の各入力を0か1にすると,部分積加算部の各CSAの入力と出力も 全て0か1となる.以後,CSAの入力パターンをCSA内のFAの入力ビットを太字 で記したもので表現する.例えば,CSAの中のFAに入力端子*u*,*v*,*w*においてそれぞ れ0,1,1が入力されているとき,このCSAの入力パターンを011で表す.

部分積はビット幅が等しく,それぞれの部分積の最下位ビットの位置が異なるため, CSAの両端のビット位置において入力ビットが2つや1つになる箇所ができる.部



図 5.4: 入力ビットの補完をした CSA の例

分積加算部の内部の CSA についても入力ビットが3つにならないビット位置がある. これらのビット位置についてテストのために入力ビットを補完し,入力ビットパター ンを CSA の他のビット位置と同じにする.このとき,CSA のこれらのビット位置で のビット加算にも FA を用いる.

入力ビットの補完は, CSA 内部の FA の入力ビットの配線を分岐させ,入力ビット が不足するビット位置に接続することで実現する.このとき,テスト時のみビット の補完を行うように,入力ビットの補完の配線に補完ビット制御セル(CB セル)を挿 入する.CB セルを用いて入力ビットの補完をした CSA の例を図 5.4 に示す.外部入 力信号 e を導入し,各 CB セルに接続することで,補完の制御ができる.通常時には e = 0とし,部分積加算部のテスト時には e = 1とする.CB セルは AND ゲートで実 現できる.入力ビットの補完の配線は通常時 (e = 0)に $X = Y = (11...1)_2$ としたと き,FA の入力ビットが 111 となるビット位置から分岐させる.

部分積加算部のテストのために,部分積加算部の各 CSA に 000 から 111 までの 8 つのパターンの全てを入力できるテストの設計法を考える.

部分積加算部の全ての入力に 0 を入力すると,全ての CSA に 000 が入力される. 同様に部分積加算部の全入力に 1 を入力すると,全ての CSA に 111 が入力される. したがって,2つのパターンで全ての CSA に 000 と 111 が入力できる.

あるレベルlの全てのCSAに一斉にパターンp ($p \in \{001, 010, 011, 100, 101, 110\}$) を入力することを考える.FA が実現する関数は全射なので,レベルl + 1に属する CSA にレベルlに属する全てのCSA にpを入力するような入力パターンが必ず一つ



図 5.5: 部分積加算部への入力パターン構成例

は存在する.この性質を再帰的に用いると,レベル1に属する全ての CSA に一斉に p を入力する部分積加算部への入力パターンが得られる.

図 5.5 にパターンの設計例を示す.図では,レベル3に属する全ての CSA(CSA3, CSA4) に一斉に 001 を入力する入力パターンを構成する場合を示している.まず, CSA3 と CSA4 に 001 を入力するための,レベル4 に属する CSA(CSA5, CSA6, CSA7) へのパターンを一つ求める.CSA5, CSA6, CSA7 へのパターンとして 000, 101, 001 や 000, 110, 010 などいくつかのパターンがあり,どれを選んでもよい.図で は CSA5, CSA6, CSA7 へそれぞれ 000, 101, 001 を入力している.次に,レベル5 に属する CSA8, CSA9, CSA10 に対するパターンを一つ求める.ここでは,それぞ れに対してパターン 000, 101, 000 を用いる.このようにして,レベル3 に属する 全ての CSA に一斉に 001 を入力する部分積加算部への入力パターン (P_{11}, \ldots, P_0) = (0,0,0,0,1,0,1,1,0,0,0,1) が得られる.このパターンを部分積加算部に入力するに は被乗数と乗数を $X = (1111111111)_2, Y = (000010110001)_2$ とすればよい.

このように入力パターンを構成すると,一つの入力パターンで一つのレベルの全ての CSA に一斉に同じパターンを入力できる.部分積加算部の全ての CSA に 6 つのパターンを入力するために,各レベルに 6 つの入力パターンを生成すると,合計 6L 個の入力パターンとなる.したがって,6L+2 個のパターンで部分積加算部をテストで

きる.この手法でパターンを構成すると,同じ入力パターンが重複して得られること があるので,重複する場合は除去する.

PG セルと CB セルのテストについて考える.部分積加算部のテスト時に, X の名 ビットは1で, e = 1なので, PG セルと CB セルの一方の入力は常に1となる.PG セルと CB セルのために追加のパターンを用いる.e = 0として, $X = Y = (00...0)_2$ と $X = (00...0)_2$, $Y = (11...1)_2$ と $X = Y = (11...1)_2$ の3つのパターンを用いる. 1 つ目のパターンで PG セル, CB セルの両者について 00 を入力できる.2 つ目のパ ターンで PG セルに残りの入力パターンを入力できる.3 つ目のパターンで CB セル の補完ビット入力を1 にできる.

部分積加算部において,故障した FA が重み 2^k のビット位置にあるとき,加算器の 性質より,部分積加算部の出力値は真の値から ±2^k または ±2 · 2^k または ±3 · 2^k だ け異なった値となる.したがって,故障した FA が存在するとその影響は乗算器の出 力で観察できる.FA と同様に,故障した PG セルや CB セルの影響も乗算器の出力 で観測できる.CB セルにより CSA 内の複数の FA に故障の影響が伝搬することがあ るが,伝搬先は CSA の両端の最上位部と最下位部の複数のビットにわたるため,故 障の影響が打ち消し合うことはない.

以上より,部分積加算部は部分積生成部を含めて高々6L+5個のパターンでテストできる.これにより,任意の構成の部分積加算部がレベルテスト可能であることが明らかになった.

5.4 CSA間接続に制約を加えた部分積加算部に対するテ

スト

5.4.1 CSA 間接続に制約を加えた部分積加算部

部分積加算部において「各CSAの3つの入力に,異なる3つのCSAの出力を接続 しない」という制約を加える.図5.6に,この制約を満たす部分積加算部の例を示す.



図 5.6: CSA 間接続に制約を加えた部分積加算部の例

以降,3つの入力が全て部分積加算部の入力である CSA をタイプ1,他の一つの CSA の出力 *S*,*C* の両方が入力する CSA をタイプ2,これら以外の CSA をタイプ3 とする.図 5.6 では,CSA8, CSA9, CSA10 はタイプ1,CSA1, CSA2, CSA3, CSA4, CSA7 はタイプ2,CSA5, CSA6 はタイプ3 である.

テストの構成の説明を容易とするため,以下を仮定する.CSAの入力の対称性から,これらの仮定をしても一般性を失わない.

- 他の一つの CSA の出力 S,C の両方を入力するタイプ2の CSA では,これらの
 S,C はそれぞれ U, V に接続されている.
- タイプ3のCSAでは、CSAの入力の1つが部分積加算部の入力であるときは、これはUに入力され、入力の2つが部分積加算部の入力であるときは、これらはU,Vに接続されている。

タイプ3の CSA において,入力 U は必ず部分積加算部の入力である.図 5.6 は図 5.1 の CSA の入力の入れ換え (端子名の付け替え)により得られる.

- 1: P₀から P_{N-1}が全て 0 の入力パターンと全て 1 の入力パターンを構成し, 各 CSA g について R(g) を {001,010,011,100,101,110} とする
- 2: レベル L からレベル 1 へ各レベルに順に注目し, 各レベルの CSA に以下の操作を行い 1 つの入力 パターンを構成する.
 - 1. タイプ1の各 CSA について, U, V, W に入力する部分積をそれぞれ 1, 0, 0 とする
 - 2. W が部分積加算部の入力となっているタイプ2の各 CSA について, W に入力する部分積 を 0 とする
 - V が部分積加算部の入力となっているタイプ3の各 CSA について, V に入力する部分積を 0とする
 - タイプ3の各CSA について, U に入力する部分積を, V,W の入力が0,0 か0,1 のとき1, それ以外のとき0とする

得られた入力パターンの反転の入力パターンも構成し, 各 CSA g について, R(g) から 2 つの入力 パターンにより入力されるパターンを除く

- 3: レベル *L* の全ての CSA に一斉に 010 を入力する入力パターンと,その反転の入力パターンの 2 つを構成し,レベル *L* の各 CSA *g* について,*R*(*g*) から 010 と 101 を除く
- 4: for l = L to 2 do

レベル *l* と *l* – 1 の CSA へ入力するパターンを次の手順で決め, 5.3 節で述べた構成法で入力パターンを 1 つ構成する.

- 1. レベル *l* 1 のタイプ 1 の各 CSA *g* に入力するパターンを, 001 とする
- パターンが決まっていないレベル l = 1 の CSA g を一つ選択し、タイプ 2 なら R(g)\{001,110} の中の一方、タイプ 3 なら 001 を入力するパターンとする
- パターンが決まっていないレベル l の各 CSA g について,接続先のレベル l 1 の CSA のパターンが決まっていたら,矛盾しない出力となる入力を R(g) より選び,入力するパ ターンとする
- 4. パターンが決まっていないレベル l 1 の各 CSA g について,接続するレベル l の CSA のパターンが決まっていたら, CSA g がタイプ 2 なら R(g)\{001,110} から,タイプ 3 なら {001,110} から,矛盾しないパターンを選び,入力するパターンとする
- (4) で新たにパターンが決まれば (3) へ戻る. (4) で新たにパターンが決まらず,レベル *l*-1にパターンが決まっていない CSA があれば (2) へ戻る.

得られた入力パターンの反転の入力パターンも構成し,レベルl,レベルl-1の各 CSA gについて, R(g)から決定したパターンとその反転のパターンを除く

end for

5: レベル 1 の CSA g に R(g) の各パターンを入力するための入力パターンを, 5.3 節で述べた構成法 を用いて構成する

5.4.2 入力パターン集合の構成法

部分積加算部のテストのための入力パターン集合の構成アルゴリズムを図 5.7 に示 す.アルゴリズムで構成した各入力パターンは,5.3 節で示した方法により,部分積 生成部を通して部分積加算部に入力できる.

アルゴリズムでは, 各 CSA g に対して, 入力が済んでいないパターンの集合を表 す R(g)を用いる.

ステップ1では,全てのCSAに000と111を入力するための2つの入力パターンを構成する.ステップ1により,全てのCSAについて*R*(*g*)は{001,010,011,100,101,110,110} となる.

ステップ2では,部分積加算部の入力に直接接続する CSA に着目し,これらの入 力を定めることにより,各 CSA に 100,010,011,101 のいずれかを入力する入力パ ターンを構成する.得られた入力パターンの反転の入力パターンも構成するため,ス テップ2では合計2つのパターンを構成する.反転の入力パターンとは,各部分積を 0と1とで反転した入力パターンである.FA が実現する関数は自己双対関数であり, FA の入力ビットパターンが反転すると出力ビットパターンも反転するため,部分積 加算部の入力パターンを反転すると各 CSA に入力するパターンも反転する.

図 5.8(a) にステップ2で構成した入力パターンを示す.図 5.8(a) では,まずレベル 5 の CSA について,(1) より各 CSA の *U*,*V*,*W* に入力する部分積を1,0,0 と決めて いる.次にレベル4 の CSA について,(3) より CSA5 の *V* に入力する部分積を0,(4) より CSA5, CSA6 の *U* に入力する部分積をそれぞれ1,0とし,入力パターンを構成 している.その反転の入力パターンが図 5.8(b) である.

ステップ2で構成する2つの入力パターンにより,タイプ1のCSAには100とその反転の011を入力できる.タイプ2とタイプ3のCSAには,100,010,101,011 のいずれかと,その反転のパターンの計2つを入力できる.したがって,各CSAの R(g)は $\{001,010,101,110\}$ か $\{001,011,100,110\}$ になる.レベルLのCSAは全 てタイプ1であるため,R(g)は前者となる.



図 5.8: ステップ2による入力パターンの構成例

ステップ3ではレベルLの CSA に 101 を入力する入力パターンと,その反転の入力パターンを構成する.レベルLの CSA のR(q)は $\{001, 110\}$ になる.

ステップ4では,l = Lから2まで順に,隣接するレベル $l \ge l - 1$ に注目してパ ターンを2つずつ生成していく.このとき,レベルlの各CSAでRは空に,レベル l - 1の各CSAでRの要素数が2となる.

図 5.9(a),(b) では, l = 5, つまりレベル 5 と 4 の CSA に注目した際のパターンの 構成を示す.タイプ 3 の CSA を網かけで示している.図 5.9(a) では,(2) で CSA5 へ のパターンを 001 に決めて,(3) で接続元の CSA8 の入力パターンを決めた状態を示 している.CSA5 の W の入力は 1 なので,CSA8 の $R(8) = \{001, 110\}$ から,CSA8 のパターンを 110 と決めている.図 5.9(b) は,図 5.9(a) からさらに(4) で CSA6,(3) で CSA9,(4) で CSA7,(3) で CSA10 と CSA のパターンを順に決めた後の状態を示 している.

図 5.9(c) では, l = 4, つまりレベル4と3のCSA に注目した際のパターンの構成を 示す.レベル3のCSA3, CSA4のR(g) はどちらも {001,011,100,110}, レベル4の CSA5, CSA6, CSA7のR(g) はそれぞれ, {010,101}, {011,100}, {001,110} であ



図 5.9: ステップ5による入力パターンの構成例((a),(b) レベル5と4へのパターンの 構成,(c) レベル4と3へのパターンの構成)

る.このとき,レベル3のCSA3に入力するパターンを(2)で011に決めると,CSA5, CSA6のパターンが決まり,さらにCSA4,CSA7の順にパターンが決まる.最後に, これらのパターンが入力されるように部分積加算部の入力パターンを求めている.

ステップ4ではレベル1のCSAにR(g)の要素が2つ残る.ステップ5では5.3節 で示したパターン構成法を用い,それぞれに対してパターンを構成する.

アルゴリズムでは,ステップ1からステップ3までで各2個,ステップ4で2(L-1) 個,ステップ5で2個のパターンを生成する.したがって,部分積加算部のテストに 合計で2L + 6個のパターンを生成する.ステップ4で構成するパターンに重複があ れば除去する.部分積生成部を含めた部分積加算部のテストに必要なパターン数は, 5.3節で示した部分積生成部と補完ビット制御セルのテストのための3パターンを加 えた,高々2L + 9個のパターンである.

5.4.3 入力パターン集合の最小性

 $CSA が全てタイプ1 かタイプ2 で, レベル <math>l(1 \le l < L)$ の CSA が必ずレベル l+1の CSA と接続する部分積加算部のテストには, 5.4.2 で示した <math>2L+9 個のパターンが必要であることを示す.図 5.10 にそのような部分積加算部の例を示す.

このような部分積加算部では,レベル1のCSAのU,V入力は,レベル2のある 一つのCSAのC,S出力と接続する.このレベル2のCSAのU,V入力に接続する, レベル3のある一つのCSAがあり,同様に繰り返すことでレベルLのCSAまで到達 する.図5.10では,レベル1からレベル5にわたって,CSA1,CSA2,CSA3,CSA5, CSA8のCSAでU,V入力とS,C出力が接続している.

これらの連続して接続する CSA のレベル 1 からレベル L - 1 までに対して 001 と 110 を入力することを考える.レベル $l(1 \le l < L)$ の CSA に 001 を入力するには, S,C で接続した CSA のうちレベル l + 1 から L までの CSA の入力は全て 000 とする 必要がある.そのため,これらの CSA の複数に同時に 001 を入力することはできな い.したがって,レベル 1 からレベル L - 1 までの CSA に 001 と 110 を入力するた めに 2(L - 1) 個のパターンが必要である.

図 5.10 では,例としてレベル2の CSA2 に 001 を入力する場合の各 CSA の入力を 示している.レベル3からレベル5までの CSA3, CSA5, CSA8 の各入力は全て 000 となる.

2(L-1)個のパターンではU, V入力とS, C出力が接続した CSA のうちレベルLの CSA には 000 と 111 しか入力できず,レベル1の CSA には 000 と 111 を入力できない.レベルLの CSA に残りのパターンを入力する 6 個のパターンと,レベル1の CSA に 000 と 111 を入力する 2 個のパターンが必要となる.そのため,合計して2L+6(=2(L-1)+6+2) 個のパターンが必ず必要である.このことから,上述の部分積加算部に 0,1 を入力してテストするには,少なくとも 2L+6 個の入力パターンが必要である.

以上より,部分積加算部と部分積生成部のテストに2L+9個のパターンが必要と

56



図 5.10: CSA への 001 の入力の例

なる.

5.5 まとめ

並列乗算器の主要な構成回路である部分積加算部について,若干の回路を付加により,レベルテスト可能となることを示した.まず,任意の構成の部分積加算部が部分 積生成部を含めて高々6L+5個のパターンでテストできることを示し,さらに,部分 積加算部の構成に制約を加えると高々2L+9個のパターンでテストできることを示し た.これにより,Wallace乗算器など,4-2加算木よりCSAの段数が小さな乗算器に ついて,レベルテスト可能であることがはじめて明らかになった.

第6章 結論

本論文では,並列乗算器のテストに関する研究成果をまとめた.

第3章では,4-2加算器を用いたテスト容易な乗算器を示した.4-2加算器のテスト のために,交互反転パターンとよぶ隣接するビット位置に互いに反転したビット入力 を印加するパターンを提案した.交互反転パターンを用いることで,本稿で示した構 成をもつ 4-2 加算器がCテスト可能で,10個のパターンでテストできることを示し た.部分積生成部への若干の回路の追加により,部分積生成部で交互反転パターンが 生成できることを示し,乗算器のビット幅によらず,部分積生成部と 4-2 加算器を合 わせて 14 個のパターンでテストできることを示した.既存のテスト容易な桁上げ伝 搬加算器を最終加算器として用いることでCテスト可能な乗算器を設計できる.これ まで,配列型乗算器のCテスト可能な設計法は知られていたが,高速なツリー型乗算 器のCテスト可能な設計法は知られていなかった.本提案により,Cテスト可能なツ リー型乗算器を設計可能であることが明らかになった.提案乗算器を用いることで, 高速乗算器を少ないパターンでテストすることが可能になる.

第4章では,さまざまな部分積加算部を構成可能なテスト容易な乗算器の設計手法 を示した.提案手法では,乗算器の部分積加算部を3種類の加算器ブロックの組み合 わせで設計し,ブロックの組み合わせかたにより様々なタイプの乗算器を設計できる. 提案手法で設計した部分積加算部は,交互反転パターンを用いることで,ビット幅に よらず10個のパターンでテストできることを示した.最終加算部として順次桁上げ 加算器を用いた場合,乗算器はCテスト可能で,14個のテストパターンでテストで きた.提案手法を用いることで,面積やスピードなどの要求に対して性能に合わせた テスト容易な乗算器の設計ができるため,テスト容易な乗算器の自動合成ツールの実 現が可能になる.現状の演算器 IP(Intellectual Property) ライブラリの乗算器の設計ではテストを考慮していないが,提案法によりテストを意識した乗算器の構成が可能になり,テスト時間の短縮など VLSI のテスト容易化に貢献すると考えられる.

第5章では,第4章の手法の対象外であった Wallace 木を含め,任意の構成の部分 積加算部が若干の回路の追加によりレベルテスト可能になることを示した.まず,部 分積加算部の CSA の段数を L とすると,任意の構成の部分積加算部が部分積生成部 を含めて高々6L + 5 個のパターンでテストできることを示した.さらに,部分積加 算部の構成に制約を加えると高々2L + 9 個のパターンでテストできることを示した. これにより,Wallace 乗算器など,4-2 加算木より CSA の段数が小さな乗算器につい て,部分積加算部がレベルテスト可能であることがはじめて明らかになった.ただし, C テスト可能性については判明しておらず,ビット幅が大きい乗算器を構成する際, Wallace 乗算器は 4-2 加算木を用いた乗算器よりもテストに必要なパターン数が多く なる.VLSI 設計において,レイアウトの容易さや遅延時間と同時に,テストの容易 さを考慮し,乗算器を選択することが大切になると考えられる.

この研究から, どのような部分積加算構造をもつ乗算器についても,若干の回路の 付加によりテストが容易にできることが明らかになった.また,第3章と第4章より, 交互反転パターンが乗算器のテストに有用であることがわかった.乗算は四則演算の なかでも使用頻度が高く,乗算器はVLSIチップに搭載されることが多い.特に現在 では,コンピュータグラフィックの演算や科学技術計算の高速化のために多数の乗算 器を一つのチップに搭載したVLSIチップが実用されている.本論文で示した乗算器 や本論文の手法で構成した乗算器を用いることで,チップ全体のテストの容易化がで きると考えられる.

本研究で得た乗算器のテストに対する知見は,加算器や除算器などの乗算器以外の 演算回路のテスト容易化法の確立や,遅延故障や stuck-open 故障などの機能故障を 越えた様々な故障に対する演算回路のテスト方法の確立のための基礎となると期待される.
本論文では,種々の乗算器のテストを考えた.これらの乗算器を回路設計で用いる 際には,そのなかから設計上の要求にあった乗算器を用いる必要がある.面積やス ピード,テストの容易さなどの要求に対して乗算器を自動で合成するための手法の開 発が今後の課題として挙げられる.また,複数の故障が同時に存在した場合に検出で きるかどうかは判明しておらず,CSAの段数が4-2加算木より小さな乗算器について, Cテスト可能であるかどうかは判明していない.これらの点についてさらなる研究が のぞまれる.

謝辞

本論文は,名古屋大学大学院情報科学研究科に在籍した期間に行われた研究をまと めたものです.本研究を遂行するにあたり,多くの方々の御指導,御支援を頂きまし た.ここに心からの感謝の意を表します.

とりわけ,指導教員である高木直史教授には日頃より研究についての御指導と御鞭 撻を頂きました.また,様々な議論を通し,幅広い知識に基づく貴重な御意見を頂き ました.深く感謝の意を表します.

名古屋大学大学院情報科学研究科の高浜盛雄教授には,本論文に対し的確な御助言 と御示唆を頂き,本論文をまとめる上で大変有益なものとなりました.深く感謝の意 を表します.

高木一義准教授には,日頃の論文執筆において的確な批評と御助言を頂きました. また,研究について議論をして頂きました.深く感謝の意を表します.

中村一博助教には,研究活動を進めるにあたり多くの御支援を頂きました.熊澤文 雄博士,小畑幸嗣博士をはじめとする研究室の諸先輩方には,研究や研究に対する心 構えについての多くの助言を頂きました.小林克希氏,川島裕崇氏をはじめとする研 究室の皆様には日頃から様々な助言を頂きました.深く感謝の意を表します.

参考文献

- ITRS 2007: International technology roadmap for semiconductors 2007 edition test and test equipment, 2007.
- [2] J. Shen, and F. Ferguson, "The design of easily testable VLSI array multipliers," IEEE Trans. on Computers, vol.33, pp.554-560, June 1984.
- [3] A. Chatterjee, and J. Abraham, "Test generation, design-for-testability and built-in self-test for arithmetic units based on graph labeling," Journal of Electronic Testing, vol.2, pp.351-372, Nov. 1991.
- [4] D. Gizopoulos, D. Nikolos, A. Paschalis, and C. Halatsis, "C-testable modifiedbooth multipliers," Journal of Electronic Testing, vol.8, pp.241-260, June 1996.
- [5] K.O. Boateng, H. Takahashi, and Y. Takamatsu, "Design of C-testable modifiedbooth multipliers," IEICE Trans. on Inf. and Syst., vol.E83-D, no.10, pp.1868-1878, 2000.
- [6] B. Becker, "An easily testable optimal-time VLSI-multiplier," Acta Informatica, vol.24, pp.363-380, 1987.
- [7] P. Zeng, Z. Mao, Y. Ye, and Y. Deng, "Test pattern generation for column compression multiplier," Proc. Seventh Asian Test Symposium, pp.500-503, 1998.
- [8] D. Gizopoulos, A. Paschalis, and Y. Zorian, "An effective built-in self-test scheme for parallel multipliers," IEEE Trans. on Computers, vol.48, pp.936-950, Sep. 1999.

- [9] B. Becker, R. Drechsler, and P. Molitor, "On the generation of area-time optimal testable adders," IEEE Trans. on CAD, vol.14, pp.1049-1066, Sep. 1995.
- [10] R. Blanton, and J. Hayes, "Testability of convergent tree circuits," IEEE Trans. on Computers, vol.45, pp.950-963, Aug. 1996.
- [11] D. Gizopoulos, M. Psarakis, A. Paschalis, and Y. Zorian, "Easily testable cellular carry lookahead adders," Journal of Electronic Testing, vol.19, pp.285-298, June 2003.
- [12] B. Becker, "Efficient testing of optimal time adders," IEEE Trans. on Computers, vol.37, pp.1113-1121, Sep. 1988.
- [13] R. Blanton, and J. Hayes, "On the design of fast, easily testable ALU's," IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol.8, pp.220-223, Apr. 2000.
- [14] 鬼頭信貴,花井健輔,高木直史,"4-2 加算木を用いたテスト容易な乗算器,"信
 学技報,vol.106,no.549,pp.1-6,Mar. 2007.
- [15] J. Vuillemin, "A very fast multiplication algorithm for VLSI implementation," Integration the VLSI journal, vol.1, pp.39-52, 1983.
- [16] Z.J. Mou, and F. Jutand, "Overturned-stairs adder trees and multiplier design," IEEE Trans. on Computers, vol.41, pp.940-948, Aug. 1992.
- [17] S. Pezaris, "A 40-ns 17-bit by 17-bit array multiplier," IEEE Trans. on Computers, vol.20, pp.442-447, Apr. 1971.

発表論文

学術雑誌論文(査読付き)

1. 鬼頭信貴,高木直史,"種々の部分積加算構造を持つテスト容易な乗算器の設計
 手法,"電子情報通信学会論文誌 (D), Vol.J91-D, no.10, pp.2478-2486, 2008 年
 10月

国際会議論文(査読付き)

 Nobutaka Kito and Naofumi Takagi, "Level-testability of multi-operand adders," Proc. of the Seventeenth Asian Test Symposium, pp.257–260, Nov. 2008

学会での口頭発表(査読なし)

- 1. 鬼頭信貴,花井健輔,高木直史,"4-2 加算器を用いた乗算器のためのテスト容易 化設計,"第56回 FTC 研究会,2007年1月
- 2. 鬼頭信貴,花井健輔,高木直史,"4-2加算木を用いたテスト容易な乗算器,"電子 情報通信学会技術研究報告,VLD2006-140, pp.1-6, 2007 年 3 月
- 3. 鬼頭信貴, 高木直史, "C テスト可能な乗算器の設計手法," 第 57回 FTC 研究会, 2007年7月
- 4. 鬼頭信貴, 高木直史, "種々の部分積加算構造に対応したテスト容易な乗算器の 設計手法,"電子情報通信学会技術研究報告, DC2007-38, pp.7-12, 2007年11月

- Nobutaka Kito and Naofumi Takagi, "Test generation for multi-operand adders consisting of full adders," 電子情報通信学会技術研究報告, DC2008-14, pp.19–22, 2008年6月
- 6. 鬼頭信貴,高木直史,"要求性能を考慮したテスト容易な乗算器の自動合成,"第
 59回 FTC 研究会, 2008 年 7 月