@article{oai:nagoya.repo.nii.ac.jp:00010860,
 author = {村橋, 善光 and 堀田, 博久 and 道木, 慎二 and 大熊, 繁},
 issue = {2},
 journal = {電子情報通信学会論文誌},
 month = {Feb},
 note = {ニューラルネットワークの並列処理を生かした高速演算処理を実現するためには，ソフトウェアの直列演算ではなく，すべてのニューロンをハードウェアに並列実装することが望ましい．筆者らはこれまでに，ディジタル回路のハードウェア実装に適した ΔΣ 変調に基づくパルスニューラルネットワークを提案した．提案したニューラルネットワークは，ΔΣ 変調された1ビットのパルス信号で値が表現されるため小さな回路規模で実現可能であり，1ビットでありながら精度の良い演算を実現できる．本論文では，提案するニューラルネットワークのハードウェア実装法を提案する．そして，GHA学習則を組み込んだニューラルネットワークを，FPGA上にハードウェア実装し，その動作検証を行う．また，提案するニューラルネットワークとCPUをFPGA上に実装し，単位時間，単位回路規模当りに処理できるビット数を評価値として比較を行った．提案手法はCPU上のソフトウェア実現に比べて200倍程度の評価値が得られた．},
 pages = {705--715},
 title = {GHA学習則を組み込んだ ΔΣ 変調に基づくパルスニューラルネットワークとそのハードウェア実装},
 volume = {J87-D-II},
 year = {2004}
}