@article{oai:nagoya.repo.nii.ac.jp:00021656,
 author = {喜多, 祐真 and 松岡, 宏弥 and 宮嶋, 茂之 and 田中, 雅光 and 藤巻, 朗 and KITA, Yuma and MATSUOKA, Hiromi and MIYAJIMA, Shigeyuki and TANAKA, Masamitsu and FUJIMAKI, Akira},
 issue = {149},
 journal = {電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス},
 month = {Jul},
 note = {RSFQ回路の主要な熱雑音源はジョセフソン接合に並列に接続されているシャント抵抗である。今回、我々はSFQ回路の論理ゲート内のコンパレータ構造に注目し、低雑音化の手法を提案する。その手法は、シャント抵抗からの熱雑音電流を減らすためにマッカンバ係数β_Cを従来のβ_C=1からβ_C=4に変更し、さらにコンパレータ構造における2つの直列に接続されたジョセフソン接合に並列に共有のシャントを設けるというものである。低雑音化の手法を導入したDフリップフロップ, Tフリップフロップ, リセッタブルDフリップフロップの3種類の論理ゲートにおいて、数値解析によってビット誤り率 (BER) の遷移曲線の遷移領域幅、遅延時間、タイミング特性の3つを評価した。提案手法を導入した事により、急峻なBER曲線が得られ雑音の低減化が示された。さらにタイミング特性に関しても、遅延時間及び入力禁止時間が短縮され、動作速度の高速化が示唆された。さらに、実際に低雑音化の手法を導入した2ビットシフトレジスタを試作しビット誤り率(BER)の遷移領域幅を評価した。実験結果においても遷移領域幅が狭まる傾向が得られ、雑音の低減化が確認された。, The major noise sources in rapid single-flux-quantum (RSFQ) circuits are shunt resistors which are connected in parallel with Josephson junctions (JJs). We present a new design technique of RSFQ logic gates for noise reduction. In this study, we propose the use of a damping resistor shared with a junction pair composing a comparator, in addition to their individual shunt resistors increased from the standard values to increase McCumber-Stewart parameters from 1 to 4. We analyzed timing characteristics and bit error rates (BERs) of several RSFQ flip-flops composed of the proposed comparators using numerical simulation. The proposed comparator showed sharped BER curves, and improvement in timing characteristics compared to the standard comparator. We fabricated 2-bit shift registers using the noise reduction technique, and obtained sharp BER curves from the measurement., (信号処理基盤技術及びその応用,一般), IEICE Technical Report;SCE2013-14},
 pages = {23--28},
 title = {RSFQ回路のシャント抵抗の接続方法変更による低雑音化の手法の提案と実証},
 volume = {113},
 year = {2013}
}