@article{oai:nagoya.repo.nii.ac.jp:00008526,
 author = {嶋田, 創 and SHIMADA, HAJIME and 安藤, 秀樹 and ANDO, HIDEKI and 島田, 俊夫 and SHIMADA, TOSHIO},
 journal = {情報処理学会論文誌},
 month = {},
 note = {近年のモバイル・プロセッサでは,低消費電力と高性能の両方が要求されている.この要求に応える手法として我々は,パイプラインステージ統合(PSU: Pipeline Stage Unification)を提案し,現在主流のDynamic Voltage Scaling(DVS)よりも消費エネルギーを削減可能であることを示した.しかし,DVSとPSUは排他的にしか利用できないものではなく,併用することによってさらなる消費電力の削減を達成できると考えられる.本論文では,DVSとPSUを複合し消費電力を削減するハイブリッド制御機構を提案する.この機構はシステムが要求するスループットに応じて動的に統合するステージ数とクロック周波数と電源電圧を適応させることにより,DVSとPSUそれぞれを単独で用いるよりも多くの消費電力の削減を達成する.この機構を種々の目標のスループットに対して評価した結果,提案するハイブリッド制御機構はDVS単独に対して最大14%,PSU単独に対して最大28%消費電力を削減できることを示した., Recent mobile processors are required to exhibit both low-power consumption and high performance. To satisfy these requirements, we proposed pipeline stage unification (PSU), and showed that it can reduce energy consumption than that of dynamic voltage scaling (DVS) which is currently employed. However, DVS and PSU are not exclusive techniques, and so further reduction of power comsumption can be achieved through combining them. This paper proposes a hybrid control mechanism which combines DVS and PSU to reduce power consumption more. This mechanism adapts the number of unifying stages, clock frequency, and supply voltage according to the throughput that the system requires, and consequently it reduces power consumption more than standalone DVS and standalone PSU. We evaluated our mechanism with various target throughputs. Our evaluation results show that our mechanism reduces power consumption by a maximum of 14% compared to the standalone DVS or by a maximum of 28% compared to the standalone PSU.},
 pages = {75--87},
 title = {パイプラインステージ統合とDVSの併用による消費電力の削減(省電力方式)},
 volume = {48},
 year = {2007}
}