{"created":"2021-03-01T06:16:21.250056+00:00","id":9577,"links":{},"metadata":{"_buckets":{"deposit":"82f32e33-ccea-417a-b0c9-4ff213c37bf7"},"_deposit":{"id":"9577","owners":[],"pid":{"revision_id":0,"type":"depid","value":"9577"},"status":"published"},"_oai":{"id":"oai:nagoya.repo.nii.ac.jp:00009577","sets":["312:651:734"]},"author_link":["29153"],"item_12_biblio_info_6":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicIssueDates":{"bibliographicIssueDate":"2009-03-25","bibliographicIssueDateType":"Issued"}}]},"item_12_date_granted_64":{"attribute_name":"学位授与年月日","attribute_value_mlt":[{"subitem_dategranted":"2009-03-25"}]},"item_12_degree_grantor_62":{"attribute_name":"学位授与機関","attribute_value_mlt":[{"subitem_degreegrantor":[{"subitem_degreegrantor_language":"ja","subitem_degreegrantor_name":"名古屋大学"},{"subitem_degreegrantor_language":"en","subitem_degreegrantor_name":"Nagoya University"}],"subitem_degreegrantor_identifier":[{"subitem_degreegrantor_identifier_name":"13901","subitem_degreegrantor_identifier_scheme":"kakenhi"}]}]},"item_12_degree_name_61":{"attribute_name":"学位名","attribute_value_mlt":[{"subitem_degreename":"博士(情報科学)","subitem_degreename_language":"ja"}]},"item_12_description_4":{"attribute_name":"抄録","attribute_value_mlt":[{"subitem_description":"VLSI 製造技術および設計技術の進展により，VLSI チップ上に集積される回路がますます大規模化している．  VLSI チップのテストに要するコストが増大しており，テストの容易化は重要となっている．本論文は，データパス回路において多く用いられる並列乗算器のテストについて，その研究の成果をまとめたものである．本論文では，これまで知られていなかった，乗算器のビット幅に依存せず定数個のテストパターンでテストできる(C テスト可能) 高速なツリー型乗算器の構成法を示す．さらに，Cテスト可能な種々の乗算器を構成する手法を示す．また，上述の構成法で対象外とした乗算器を含め，桁上げ保存加算器で構成したあらゆる乗算器が，若干の回路の付加により，回路の段数に比例する個数のパターンでテストできる(レベルテスト可能) ことを明らかにする．本論文で得られた乗算器のテストに対する知見が，今後，様々の算術演算回路のためのテスト容易化手法を確立するための基礎となると期待される．また，回路設計において，本論文で示した乗算器や乗算器の設計法を用いることで，VLSI のコストダウンの実現に貢献できるものと期待される．第1 章では，研究の背景，及び，本論文の構成と各章の概要を示す．VLSI のテストコストの低減において，VLSI を構成する回路のテスト容易化やテストに関する性質を明らかにすることの重要性を説明する．そして，乗算器がデータパス回路で用いられ，乗算器のテスト容易化がチップ全体のテスト容易化につながることを説明する．乗算器のテスト容易化について従来の研究を挙げ，研究の現状を整理し，本論文の研究の位置付けを示す．第2 章では，準備として並列乗算器と本研究で用いる故障モデルを説明する．並列乗算器は部分積生成部，部分積加算部，最終加算部の3 つの部分で構成されることを説明し，各部の構成を説明する．本論文で扱う故障モデルである，単一セル機能故障についても説明する．単一セル機能故障の仮定においては，回路をセルを用いて構成し，回路中の高々一つのセルが機能故障を起こすと考える．そして，セルの故障を検出できるようにテスト集合を構成する．この故障モデルがセルのゲートレベルでの実現に依存しないことを説明し，ゲートレベルの故障モデルと比較して高品質なテストが可能であることを説明する．第3 章では，C テスト可能な4-2 加算木を用いた乗算器を示す．これまで，4-2 加算木を用いた乗算器をはじめとするツリー型乗算器について，C テスト可能な構成は知られていなかった．4-2 加算木のテストのために交互反転パターンとよぶパターンを提案する．テスト容易な4-2 加算木の構成法と，構成した4-2 加算木の規則性をいかした再帰的なパターンの設計手法を示す．部分積生成部へ若干の回路を追加することにより，部分積生成部で交互反転パターンを生成できることを示す．提案するパターンの設計法により，乗算器のビット幅に依存せず，14 個のパターンで4-2 加算木と部分積生成部のテストができることを明らかにする．最終加算器として既存のテスト容易な桁上げ伝搬加算器を構成を用いることで乗算器を構成できることを示す．第4 章では，種々の部分積加算器を構成可能なテスト容易な乗算器の構成法を示す．提案法では3 種類の加算器のブロックを組み合わせて部分積加算部を構成する．ブロックの組み合わせ方により，規則正しい回路構造で小面積な配列型乗算器や，高速なツリー型の乗算器を設計できることを示す．提案法により，要求される性能に合わせたテスト容易な乗算器の設計が可能であることを示す．乗算器が演算数のビット幅に関わりなく14 個のパターンでテストできることを示す．第5 章では，第4 章の手法の対象外になるWallace 木を含め，CSA で構成した任意の構造の部分積加算部が，テストのための若干の回路の追加でレベルテスト可能となることを示す．まず，部分積加算部の入出力間のCSA の段数をレベル数L としたとき，任意の構造の部分積加算部が部分積生成部を含めて高々6L + 5 個のパターンでテストできることを示す．さらに，CSA 間の接続に制約を加えると，高々2L + 9 個のパターンでテストできることを示す．従来研究では，Wallace 木など，4-2 加算木よりレベル数が小さな部分積加算部について，オペランドのサイズとテストに必要なパターン数との間の関係が示されていなかった．本章は，これらの部分積加算部について，オペランドのサイズとテストに必要なパターン数との間の関係をはじめて明らかにする．第6 章では結論を述べる．本論文の研究の成果をまとめ，研究を通して得た並列乗算器のテストに対する知見が，乗算以外の算術演算回路のテスト容易化や，遅延故障等の機能故障を越えた様々な故障に対するテスト手法確立の基礎となると結論付ける．課題，展望についても述べる．","subitem_description_language":"ja","subitem_description_type":"Abstract"}]},"item_12_description_5":{"attribute_name":"内容記述","attribute_value_mlt":[{"subitem_description":"名古屋大学博士学位論文 学位の種類:博士(情報科学) (課程) 学位授与年月日:平成21年3月25日","subitem_description_language":"ja","subitem_description_type":"Other"}]},"item_12_dissertation_number_65":{"attribute_name":"学位授与番号","attribute_value_mlt":[{"subitem_dissertationnumber":"甲第8392号"}]},"item_12_identifier_60":{"attribute_name":"URI","attribute_value_mlt":[{"subitem_identifier_type":"HDL","subitem_identifier_uri":"http://hdl.handle.net/2237/11373"}]},"item_12_select_15":{"attribute_name":"著者版フラグ","attribute_value_mlt":[{"subitem_select_item":"publisher"}]},"item_12_text_14":{"attribute_name":"フォーマット","attribute_value_mlt":[{"subitem_text_value":"application/pdf"}]},"item_12_text_63":{"attribute_name":"学位授与年度","attribute_value_mlt":[{"subitem_text_value":"2008"}]},"item_access_right":{"attribute_name":"アクセス権","attribute_value_mlt":[{"subitem_access_right":"open access","subitem_access_right_uri":"http://purl.org/coar/access_right/c_abf2"}]},"item_creator":{"attribute_name":"著者","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"鬼頭, 信貴","creatorNameLang":"ja"}],"nameIdentifiers":[{"nameIdentifier":"29153","nameIdentifierScheme":"WEKO"}]}]},"item_files":{"attribute_name":"ファイル情報","attribute_type":"file","attribute_value_mlt":[{"accessrole":"open_date","date":[{"dateType":"Available","dateValue":"2018-02-20"}],"displaytype":"detail","filename":"kito_thesis09.pdf","filesize":[{"value":"305.4 kB"}],"format":"application/pdf","licensetype":"license_note","mimetype":"application/pdf","url":{"label":"kito_thesis09.pdf","objectType":"fulltext","url":"https://nagoya.repo.nii.ac.jp/record/9577/files/kito_thesis09.pdf"},"version_id":"9e99375c-db75-4c24-847d-4f763bdc0af6"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourcetype":"doctoral thesis","resourceuri":"http://purl.org/coar/resource_type/c_db06"}]},"item_title":"並列乗算器のテストに関する研究","item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"並列乗算器のテストに関する研究","subitem_title_language":"ja"}]},"item_type_id":"12","owner":"1","path":["734"],"pubdate":{"attribute_name":"PubDate","attribute_value":"2009-03-30"},"publish_date":"2009-03-30","publish_status":"0","recid":"9577","relation_version_is_last":true,"title":["並列乗算器のテストに関する研究"],"weko_creator_id":"1","weko_shared_id":-1},"updated":"2023-01-16T03:55:17.558976+00:00"}