WEKO3
アイテム
低消費電力化単一磁束量子マイクロプロセッサにおけるデータパスの設計と評価
http://hdl.handle.net/2237/23806
http://hdl.handle.net/2237/23806b779da87-6ee3-4afb-ba00-e96045a8edfe
名前 / ファイル | ライセンス | アクション |
---|---|---|
110009778167.pdf (946.7 kB)
|
|
Item type | 学術雑誌論文 / Journal Article(1) | |||||
---|---|---|---|---|---|---|
公開日 | 2016-03-09 | |||||
タイトル | ||||||
タイトル | 低消費電力化単一磁束量子マイクロプロセッサにおけるデータパスの設計と評価 | |||||
言語 | ja | |||||
その他のタイトル | ||||||
その他のタイトル | Design and Evaluation of Data-Path for Low-Power Single-Flux-Quantum Microprocessors | |||||
言語 | en | |||||
著者 |
早川, 雄飛
× 早川, 雄飛× 高田, 賢介× 田中, 雅光× 藤巻, 朗× HAYAKAWA, Yuhi× TAKATA, Kensuke× TANAKA, Masamitsu× FUJIMAKI, Akira |
|||||
アクセス権 | ||||||
アクセス権 | open access | |||||
アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||
権利 | ||||||
言語 | ja | |||||
権利情報 | (c)一般社団法人電子情報通信学会 本文データは学協会の許諾に基づきCiNiiから複製したものである | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | SFQ回路 | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | マイクロプロセッサ | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | 10kA/cm^2プロセス | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | データパス | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | SFQ circuit | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | microprocessor | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | 10kA/cm2 process | |||||
キーワード | ||||||
主題Scheme | Other | |||||
主題 | data−path | |||||
抄録 | ||||||
内容記述 | 我々は、AIST 10kA/cm^2 Nbアドバンストプロセス(ADP)を用いて単一磁束量子 (SFQ)回路によるマイクロプロセッサにおけるデータパスの設計を行った。SF 回路によるマイクロプロセッサにより、低消費電力かつ高速処理が可能なハイエンドコンピュータの実現が期待される。今回設計したデータパスでは、レジスタを2列に配置し、その出力を2入力ある算術論理演算器 (ALU)にスイッチ回路により接続し、ALUの出力をレジスタにスイッチ回路により接続した構造になっている。本研究では、従来のセルベース設計によるデータパスと、消費電力を1/10としたセルを用いたデータパスの2つの設計を行い、一部の動作を確認した。 | |||||
言語 | ja | |||||
内容記述タイプ | Abstract | |||||
抄録 | ||||||
内容記述 | We have designed data-path prototypes using the single-flux-quantum (SFQ) circuits fabricated with the AIST 10 kA/cm^2 Nb advanced process (ADP) for microprocessors. The microprocessor using SFQ circuits are promising for realization of low-power consumption, high-performance high-end computers. The designed data-paths are composed of 2 registers placed in parallel and an arithmetic logic unit (ALU). The outputs of the registers are connected to the inputs of the ALU via a switch circuit, and the output of the ALU is connected to one of the inputs of the registers via another switch circuit. In this study, we have designed the data-paths based on the cell-based design technique, using the conventional cell library and low-power cell library with 1/10 power consumption, and confirmed the partial operations. | |||||
言語 | en | |||||
内容記述タイプ | Abstract | |||||
内容記述 | ||||||
内容記述 | (信号処理基盤技術及びその応用,一般) | |||||
言語 | ja | |||||
内容記述タイプ | Other | |||||
内容記述 | ||||||
内容記述 | IEICE Technical Report;SCE2013-11 | |||||
言語 | en | |||||
内容記述タイプ | Other | |||||
出版者 | ||||||
言語 | ja | |||||
出版者 | 一般社団法人電子情報通信学会 | |||||
言語 | ||||||
言語 | jpn | |||||
資源タイプ | ||||||
資源タイプresource | http://purl.org/coar/resource_type/c_6501 | |||||
タイプ | journal article | |||||
出版タイプ | ||||||
出版タイプ | VoR | |||||
出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
関連情報 | ||||||
関連タイプ | isVersionOf | |||||
識別子タイプ | URI | |||||
関連識別子 | http://ci.nii.ac.jp/naid/110009778167/ | |||||
ISSN | ||||||
収録物識別子タイプ | PISSN | |||||
収録物識別子 | 0913-5685 | |||||
書誌情報 |
ja : 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス 巻 113, 号 149, p. 5-10, 発行日 2013-07 |
|||||
著者版フラグ | ||||||
値 | publisher | |||||
シリーズ | ||||||
関連名称 | IEICE Technical Report;SCE2013-11 | |||||
URI | ||||||
識別子 | http://ci.nii.ac.jp/naid/110009778167/ | |||||
識別子タイプ | URI | |||||
URI | ||||||
識別子 | http://hdl.handle.net/2237/23806 | |||||
識別子タイプ | HDL |