WEKO3
アイテム
ロジックデバイスにおける低誘電率層間絶縁膜形成プロセスに関する研究
http://hdl.handle.net/2237/00029943
http://hdl.handle.net/2237/00029943e86a5b2f-83a6-460d-a6bd-eab676bd03cc
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
k12768_abstract (349.7 kB)
|
|
|
|
k12768_review (132.4 kB)
|
|
|
|
k12768_thesis (9.5 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2019-04-04 | |||||
| タイトル | ||||||
| タイトル | ロジックデバイスにおける低誘電率層間絶縁膜形成プロセスに関する研究 | |||||
| 言語 | ja | |||||
| その他のタイトル | ||||||
| その他のタイトル | Study on process engineering of low-k inter-layer-dielectric film for high-speed logic devices | |||||
| 言語 | en | |||||
| 著者 |
宮島, 秀史
× 宮島, 秀史 |
|||||
| アクセス権 | ||||||
| アクセス権 | open access | |||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源 | http://purl.org/coar/resource_type/c_db06 | |||||
| タイプ | doctoral thesis | |||||
| 書誌情報 |
発行日 2019-03-25 |
|||||
| 学位名 | ||||||
| 言語 | ja | |||||
| 学位名 | 博士(工学) | |||||
| 学位授与機関 | ||||||
| 学位授与機関識別子Scheme | kakenhi | |||||
| 学位授与機関識別子 | 13901 | |||||
| 言語 | ja | |||||
| 学位授与機関名 | 名古屋大学 | |||||
| 言語 | en | |||||
| 学位授与機関名 | Nagoya University | |||||
| 学位授与年度 | ||||||
| 学位授与年度 | 2018 | |||||
| 学位授与年月日 | ||||||
| 学位授与年月日 | 2019-03-25 | |||||
| 学位授与番号 | ||||||
| 学位授与番号 | 甲第12768号 | |||||
| 著者版フラグ | ||||||
| 値 | ETD | |||||
